EDA365电子工程师网

标题: PackageBoundary [打印本页]

作者: superlish 时间: 2007-12-3 10:10
标题: PackageBoundary
在做设置过程中，我们好像只去注意丝印，而忽略PackageBoundary ，当出现C/C错误时候，都认为是可以接受的，有些设计的器件PackageBoundary 都有很大一部份都重叠一起的，那么我们为什么还设置PackageBoundary 呢？

作者: supperallegro 时间: 2007-12-7 15:20
设置的目的在于可以将板子导入到DFM check的程式中进行检测.其实本身是应该不出现C/C 这种DRC才对.

作者: superlish 时间: 2007-12-7 15:54

原帖由 supperallegro 于 2007-12-7 15:20 发表 ! S; @( o' X0 L! Y4 W; ^# T, m. s
设置的目的在于可以将板子导入到DFM check的程式中进行检测.其实本身是应该不出现C/C 这种DRC才对.

那么DFM check 这个是检测什么的？

作者: sleepyingcat 时间: 2008-1-14 14:07
这个错误，我是检查的，也会改正，会在投板前确认没有这个错误。
这个是有用的，但是看你封装做的规范么。
如果风装不规范这个错误也就没有任何的意义了。

作者: wnly 时间: 2008-1-29 13:16
非常感谢!

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)