EDA365电子工程师网
标题:
Cadence系统级封装设计--Allegro SiP设计请教~~~急
[打印本页]
作者:
Kelly-小春
时间:
2012-10-22 09:54
标题:
Cadence系统级封装设计--Allegro SiP设计请教~~~急
有哪路SiP设计高手请教一下？请问个别Via的宽度设置怎么设置的(Candence SiP 16.5版本） ？手动布线走不过去，希望改变Via的走向，但是Via稍宽要改小一点。
作者:
pjh02032121
时间:
2012-10-22 13:25
1.tools--padstack菜单直接对设计文件里的via修改，不可update，否则又变回原来的了；
, J' z' m7 D' ~" R3 F% Z0 L# l
2.直接修改库里的via文件，然后update。
. P& b: U$ M& Q2 w) Z* {6 Z# W
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
