EDA365电子工程师网

标题: 《Mentor SiP系统级封装设计与仿真》出版与技术答疑！ [打印本页]
作者: li_suny    时间: 2012-10-8 15:31
标题: 《Mentor SiP系统级封装设计与仿真》出版与技术答疑！
鉴于本帖回帖数过多，查找不便，为方便讨论，本帖已关闭，任何技术问题，欢迎在本版另外发帖讨论！
( u- m( [9 f$ B; @  t$ E  X+ Q
# o& p; g' ?, J% }) `8 f8 j0 N, e: O
Mentor市面上的参考书籍确实很少，这确实在一定程度上影响的Mentor工具的使用。/ u6 y! G% ]' A; `- P# o
! ^$ x) j! E+ k! m# ]( O3 \' A
《SiP系统级封装设计与仿真-Mentor Expedition Enterprise Flow高级应用指南》是一本以SiP（System in Package）技术为基础编写的，其所有的功能都是在EE 7.9.2~EE7.9.3设计平台中实现。其设计流程和PCB一样，包括：元器件建库、原理图设计、布局布线、规则设置、设计检查、生产数据输出等基本和PCB相同，PCB设计师可以参考相关章节。
" [% C6 }7 V8 ]) j, I. o# E* I9 v, y1 N6 F9 ~' q! _& D. ~* j* v; Q
当然，这是一本PCB设计的提高书籍，除了PCB设计之外，本书对键合线（Wire Bonding）、芯片堆叠（Die Stacks）、腔体（Cavity）、倒装焊（Flip Chip）及重分布层（RDL）、埋入式无源元件（Embedded Passive Component）、参数化射频电路（RF）、多版图项目管理、多人实时协同设计（Xtreme）、3D实时DRC等最新的设计技术及方法做了阐述。1 Z  F" M# \1 |. K! t; o

# f) x3 E8 b$ R. _8 y* Y如果想提高PCB设计技术，了解除了PCB之外更多新的相关设计技术，可以参考一下这本书。& r8 T$ ?5 \1 t

8 \  _# L2 d: B  H1 E& D" V9 o# R0 N0 S' a. b7 H+ E9 y' T  B- u* m

4 g5 P% P9 j& |5 R+ Y; r% z3 _% z/ a
2 d& E- Z) ~2 N" t
作者: zhongyiwaiting    时间: 2012-10-8 17:05
本帖最后由 zhongyiwaiting 于 2012-10-8 19:44 编辑
. e: l  r: I1 _3 `- ]6 n
) @2 P: h* A4 ^# V) f1 G顶起!5 s! \9 o- h- a7 k7 d5 {2 }: }- }: y
看目录,这本书应该是侧重IC版图设计的吧!7 `5 Q1 F( ~( Y! l# S$ I

6 X" E# J$ e) w# W7 R. @SEE:http://www.tushucheng.com/book/3083082.html$ P; c% f. B$ J, _9 p

) \8 t: L  ~# {$ W+ x内容提要：
) n% }6 t& _5 p0 Q李扬、刘杨编著的《SiP系统级封装设计与仿真——高级应用指南》介绍了SiP系统级封装的发展历程，以及当今最热门的SiP技术，并对SiP技术的发展方向进行了预测。
, d3 q% s5 W1 I: L, s: ~本书重点基于Mentor Expedition Enterprise Flow设计平台，介绍了SiP设计与仿真的全流程。特别对键合线(wire Bonding)、芯片堆叠(Die Stacks)、腔体(Cavity)、倒装焊(Flip Chip)及重分布层(RDL)、埋入式无源元件(Embedded Passive Component)、参数化射频电路(RF)、多版图项目管理、多人实时协同设计(Xtreme)、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述。在本书的最后一章介绍了SiP仿真技术，并通过实例阐述了SiP的仿真方法。
* R9 Q" O( [6 _1 O# u《SiP系统级封装设计与仿真——高级应用指南》适合SiP设计用户、封装及MCM设计用户，PCB设计的高级用户，所有对SiP技术感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。目录：: p9 k* Z% l' f) x" S. U
第1章　Mentor公司SiP设计仿真平台 + c  c8 S6 Y5 S) ?5 }$ {3 H# m
1.1　从Package到SiP的发展
* o# E9 Y1 a: u4 J; E2 v: y2 N1.2　Mentor公司SiP技术的发展
/ [9 S; f" C1 z% S1.3　Mentor SiP设计与仿真平台
6 {1 K4 ?4 V! z; _1.3.1　平台简介 ! f$ M8 G& m  d& J/ F+ K' d, k
1.3.2　原理图输入 ! r* x* Y( l6 `: m
1.3.3　系统设计协同
4 z/ k/ E6 t7 |. s+ r! i1.3.4　SiP版图设计 ; ~3 b9 r4 [+ ^5 J
1.3.5　信号完整性和电源完整性仿真 # G5 f4 a  j" p& g4 A# d1 _$ r
1.3.6　热分析仿真 $ g4 _" q2 ]7 J' N9 U
1.3.7　Mentor SiP设计仿真平台的优势和先进性
' U4 E  F, H, @( v1.4　在Mentor SiP平台中完成的项目介绍 ; l# M( e! ], ~3 U: B
第2章　封装基础知识
& \0 N! q8 p5 [( O2.1　封装的定义与功能 2 }/ R; s1 G: V5 P# I+ ]% U
2.2　封装技术的演变与发展
- ]% B5 D$ Z( d9 x7 H2.3　SiP及其相关技术 0 H3 L6 E0 L% W
2.3.1　SiP技术的出现 0 V5 A. T% \! A$ A& v" r, T# h
2.3.2　SoC与SiP
( ?" S0 z' J+ H8 L2 q# f2.3.3　SiP相关的技术 0 c% D! |* |# K
2.4　封装市场发展 ' a- T: n# N! _! g1 Q
2.5　封装厂家
+ I0 z$ X2 _6 U1 |- r/ J2.5.1　传统封装厂家
+ y- O7 E2 e  Z$ e5 x2.5.2　不同领域的SiP封装企业
( Q5 W% i% k  j5 j$ N2.6　裸芯片提供商 3 v; a& |6 D# o! A
第3章　SiP生产流程 5 v) ]- ]- z9 A( r& \! [
3.1　BGA—主流的SiP封装形式
8 F: g( D  J' I3 S3.2　SiP 封装生产流程 * u3 a- i! M& z) H2 O- V
3.3　SiP封装的三要素
6 y5 {  ~( u) I" D第4章　新兴封装技术
4 A* W7 D! s8 R) \: p& {4.1　TSV（硅通孔）技术 ! C5 u4 o0 \( q* d# g
4.1.1　TSV介绍 4 L% A2 j+ q2 B- A
4.1.2　TSV技术特点
7 n/ F# |; O1 h6 P/ i4.1.3　TSV的应用领域和前景   R( ?* A* W  I
4.2　IPD（Integrated Passive Device）技术
5 d8 C- P3 y5 S, \' U5 d3 w4.2.1　IPD介绍 ) _, T! _. U! {/ U( j( W. r4 ~
4.2.2　IPD的优势
9 ]$ e0 M% o7 a: ~7 v" P' {: y4.3　PoP（Package on Package）技术 ' L1 |1 B0 [4 `- c  n( z
4.3.1　3D SiP的局限性
. W, K& }9 m; m6 v; g+ s4.3.2　PoP的应用
- j/ U0 A9 V8 k7 X/ ~4.3.3　PoP设计的重点
( g. r6 E2 J6 v3 j. s9 k4.4　代表电子产品（苹果A4处理器） % S# n! n% W5 Q
第5章　SiP设计与仿真流程 $ K) R' p1 A" X: o
5.1　SiP的设计与仿真流程
) p( z& `" A* O; B' E5.2　Mentor环境中的设计与仿真流程 $ j, O3 H6 z. B+ d
5.2.1　库的建立
7 \$ o. a5 ?' o5.2.2　原理图设计 8 E  K  B( k: u# A
5.2.3　版图设计
6 \9 p5 O- t# ^  n2 D5.2.4　设计仿真 , }2 }) f7 v( M  P% j' t
第6章　中心库的建立及管理
) Q' Q7 n0 S+ N8 u8 P  q: w6.1　中心库的结构 & \% B2 e6 d7 d4 Y
6.2　Dashboard介绍 5 e& j/ @* F0 w- d8 K% F/ p
6.3　原理图符号库的建立
6 ?; q( p& e/ y6.4　裸芯片Cell库的建立 1 m7 J( b7 P: ~+ O  t
6.4.1　创建裸芯片Padstack
0 i' f) M- `. o! A3 T7 h6.4.2　创建裸芯片Cell ; z+ _1 l" Y+ U2 g! T; L
6.5　BGA Cell库的建立
$ S1 t8 N0 P8 `  l6.5.1　创建BGA Padstack
/ k/ c* P* C/ u6.5.2　手工创建BGA Cell
. o& F- @; a8 g3 v* g$ A( q) _5 L4 h6.5.3　使用Die Wizard创建BGA Cell
$ b0 R( z3 C1 G; x# ^6.5.4　LP Wizard专业建库工具 5 b/ W. e: Q! s* l  M& r6 J
6.6　Part库的建立 % a9 z4 h5 g# H  V8 f
6.7　通过Part创建Cell + R: P4 I' n- l# b- ?
第7章　原理图输入
' h* R, V+ e5 r% f& X( ^7.1　网表输入
1 g) |% ~" Z: N$ o9 b$ V7.2　基本原理图输入 2 I) _1 w( k2 e7 F) \
7.2.1　启动DxDesigner 3 `1 q2 z! @6 m  t* m
7.2.2　新建项目 4 A" c+ g" [* u. S* D( Z- h- i
7.2.3　设计检查 ! U  U, S% [! ~' l
7.2.4　设计规则设置
( L3 ~* }3 h2 J, t2 Y1 Z9 c7.2.5　设计打包Package 6 G* c' [4 T# E8 ~& k, M. k
7.2.6　输出Partlist / [( m9 ~" P) `8 W
7.2.7　原理图中文输入 8 Y" V5 m# ?+ j3 x0 U" e
7.2.8　进入版图设计环境 - O/ x0 C, S: _4 h6 d& K9 B6 f1 U
7.3　基于DxDataBook的原理图输入
; C/ ?% \2 C  u6 [7.3.1　DxDataBook介绍
: N3 U0 J! |' _  p2 P# y# G7.3.2　DxDataBook使用
& I9 T9 K% U. {) {& ]" o7.3.3　元器件属性的校验和更新 " s. Y% N. g6 ^2 M$ U* x
第8章　多版图项目管理与原理图多人协同设计
/ y. N( H  K1 w% f8.1　多版图项目管理 ! M" Z* g: E9 W" t+ _8 G) K% R
8.1.1　SiP与PCB协同设计的需求 : E5 E' O" {8 r8 l6 S
8.1.2　多版图项目设计流程 - y6 k/ D9 a! f3 a' E1 g& l( s
8.2　原理图多人协同设计 ) w( d* k9 D/ k
8.2.1　协同设计的思路
' k* Z( Q5 l9 R# W5 J$ ]8.2.2　原理图多人协同设计的操作方法
8 C5 Q4 j( G! `- m; @) x7 w/ |  F第9章　版图的创建与设置 0 C# B) x2 R9 N9 M0 a
9.1　创建版图模板
" x3 P- M1 h2 i1 z( Y. E9.1.1　版图模板定义
1 l' v1 I5 E/ j) h& |! i1 w9.1.2　创建SiP版图模板 ! V- c8 ~- [7 t3 g9 W  }& \
9.2　创建版图项目 ( J, h. I) A7 }  ]( c
9.2.1　创建SiP项目 % A2 i2 k: A9 C
9.2.2　进入版图设计环境 : s0 r9 v- M) l
9.3　版图相关设置与操作
& g5 K  k" C) `$ ~  ?6 B9.3.1　版图License控制介绍
$ w" h: Z' r0 L( }8 Q9.3.2　鼠标操作方法 ; v: R9 t9 h7 S) K2 x4 p" a
9.3.3　三种常用操作模式
$ t( V. U& G& b, _8 C9.3.4　显示控制 Display Control ) b, p  f2 z1 R# N' W
9.3.5　编辑控制 Editor Control / J7 Z6 A! W! t! g$ I0 Y$ Q4 c: J; x
9.3.6　参数设置 Setup Parameters + i6 f& b" w$ o* e$ R6 l5 C
9.4　版图布局
& {1 v2 g/ \$ A4 X' x9.4.1　元器件布局 # {2 K, b* [3 j) K7 x3 g" y+ D6 C
9.4.2　网络自动优化
* k- U/ e- x/ \( y* ~! G9.5　版图中直接查看原理图-eDxD View + G7 M9 [5 x# ?( N
9.6　版图中文输入 8 H7 L2 \, g1 ?/ }) R. _
第10章　约束规则管理 ( E" T( v2 B& ~, K) Q
10.1　CES约束编辑系统
6 t) K3 J/ V3 |# J2 O2 N# n10.2　方案Scheme
) A( _1 N1 v5 T% U$ R) m+ E1 _10.2.1　创建方案Scheme
# m/ W/ R! W  s% M( S* v10.2.2　在版图设计中应用Scheme 1 z% p; M6 }- k' [, R3 ?' [
10.3　定义基板的层叠及其物理参数
0 G1 h& V) w& z3 F& B; E- k& }10.4　网络类规则 Net Class + d/ }& ]/ t1 e
10.4.1　创建网络类并指定网络到网络类
4 \# Q6 m5 P0 B/ B8 X1 f10.4.2　定义网络类规则 ! }* J) B* p! z3 r9 x; Y  i: X
10.5　间距规则 Clearance & X; D2 B7 o) t' o
10.5.1　间距规则的创建与设置
  ~4 {/ z, [  m4 E- s10.5.2　通用间距规则
5 N% _* `7 m* J5 H( F2 ]10.5.3　网络类到网络类间距规则 7 d" n. P3 K. B7 {0 C2 @8 f
10.6　约束类 Constraint Class + o1 ^" L8 [: W9 z/ c
10.6.1　新建约束类并指定网络到约束类 $ a7 Y+ a$ x' T% E4 Q6 f+ A
10.6.2　电气约束分类 1 o0 x: F- H7 V! P& G8 [6 [: A+ B
10.6.3　编辑约束组 6 p+ e! T1 @+ _1 O2 F. j, c2 Q" _
10.7　CES和版图数据交互 + ?5 G: ?! f" M
第11章　Wire Bonding设计
: K+ v* w" E- I7 G: z11.1　Wire Bonding概述 6 f8 p& N5 N& I, l5 O3 r- b
11.2　Bond Wire 模型
& d5 [$ \' h! p. K( C# j11.2.1　Bond Wire模型定义
6 y" q7 l6 u% N% W11.2.2　Bond Wire模型参数 0 g2 g  {- u  A3 ~8 y
11.3　Wire Bonding工具栏及其应用
# h- [# E" M/ _11.3.1　手动添加Bond Wire
5 |2 t5 i( q# t% d( t# f11.3.2　移动及旋转Bond Pad $ {- x  h/ l  s5 ~- P' o3 r- _
11.3.3　自动添加Bond Wire及Power Ring
- D, k+ F: G4 ?2 b. O/ w" F: u11.3.4　Bond Wire规则设置 4 N; g; H, D! T6 J
11.3.5　实时Bond Wire编辑器Wire Model Editor 6 r& b' `# A, H8 V3 T8 ?
第12章　腔体及芯片堆叠设计   I4 B; n1 M+ N( n5 I2 P  ]3 w
12.1　腔体Cavity % o, E8 q, c1 j9 @, O
12.1.1　腔体的定义 3 }9 Q$ \3 {2 j. B/ s8 n: C" m# l
12.1.2　腔体的创建 6 `. d* L3 A7 H0 Y
12.1.3　将芯片放置到腔体中 6 v4 j5 V0 R3 y( H
12.1.4　在腔体中键合 # n6 A4 ~/ o+ f* z7 T1 n4 V' J5 X
12.1.5　埋入式腔体设计及将分立器件埋入基板 . B- r  l' I' w2 q  Q
12.2　芯片堆叠 . ^) z5 B8 u7 b0 h
12.2.1　芯片堆叠的概念
6 A5 I: y7 h& ^12.2.2　芯片堆叠的创建 ! B  z  v" e+ W7 ^. B
12.2.3　并排堆叠芯片
4 d) ^* t% C% q& Y, N* l12.2.4　调整堆叠中芯片的相对位置 ( a% ?; `" I/ G. E
12.2.5　芯片堆叠的键合
" ~. G, O/ s: V/ [& C& i第13章　FlipChip及RDL设计 " Z( ]0 f; A" w3 v3 u$ P
13.1　FlipChip的概念及特点
, Z- a% y# E9 ]$ V; y13.2　RDL的概念
) k( t( R. x! {5 ]# k3 p7 n13.3　RDL设计 / K; L9 m/ V" s6 Y4 H% z3 o
13.3.1　Bare Die及RDL库的建立 4 p+ w1 a% [7 T+ u) |& N/ j
13.3.2　RDL原理图设计 6 Z8 [( P% `( P. ^
13.3.3　RDL版图设计
1 B5 J; R3 {' P. W7 k13.4　FlipChip设计 3 g/ I: k# {+ P: p) F
13.4.1　FlipChip原理图设计 " T2 n! K2 I6 [' d/ M/ _7 Z& O
13.4.2　FlipChip版图设计 9 @! _1 ]8 c# d, s& B: @
第14章　布线与敷铜 # K3 o' @0 @3 z1 ~! r7 F9 c
14.1　布线 % c+ z- F* l% l, n; ~: |2 @
14.1.1　布线综述
1 K: c- T. k6 n" k* v" L14.1.2　手工布线
! g5 R- |( K# ?8 B/ B14.1.3　Plow布线模式 - c7 O9 B$ O: T9 M/ y  P
14.1.4　Gloss平滑模式
4 Z4 ]; K5 P' ?: X8 Q# b- x14.1.5　固定Fix和锁定Lock % z* [1 _' y# h8 b. y* |& H
14.1.6　层的切换
4 v7 o& m& C& F, q$ j$ m14.1.7　移动导线和过孔
; E# c' k3 h8 Z0 q14.1.8　电路复制 1 l9 _3 x2 N% O) \4 Z5 X2 r2 x
14.1.9　半自动布线 - d6 y' c9 T3 E3 [
14.1.10　自动布线 . H; Y3 b+ u/ b' t
14.1.11　差分对布线 / k$ h* m/ h5 M2 M  T0 K5 z! _/ s3 W
14.1.12　长度控制布线
4 o3 u  }: }! W14.2　敷铜 % O: H; q6 f: j. I# h$ {) \
14.2.1　敷铜定义
" n1 y# W$ P( |1 G. o14.2.2　敷铜设置
- {! _: l2 @: k+ F- I( M7 O$ u1 ^/ i14.2.3　绘制敷铜形状
1 {8 H: G- h5 M7 q" T" X' {' \  a14.2.4　修改敷铜形状
6 i: D5 D* [, m+ t% P14.2.5　生成负片敷铜
3 a% E( U4 q+ P) _/ Y14.2.6　删除敷铜数据
, O# [9 C4 _3 E4 l- v& m14.2.7　检验敷铜数据
6 F- T, }, }( d. _, x, B! u3 n第15章　埋入式电阻、电容设计 , I% B0 O2 ~+ o; p* b+ j' \
15.1　埋入元器件技术的发展
: t0 J* S. W' b: r3 s15.1.1　分立式埋入技术
1 C% V/ I' a( X# U! Q15.1.2　平面式埋入技术
6 f, Y% ~) G& f15.2　埋入式电阻、电容的工艺和材料 4 {% X1 G. ?. |6 M( J. f
15.2.1　埋入式电阻电容的工艺Processes
. \: D$ v& }' U$ O9 a' ^0 x& a15.2.2　埋入式电阻、电容的材料Materials
4 h7 t+ N* o5 |- \: r* I' J$ Y2 D15.2.3　电阻材料的非线性特征 # X1 ]& ?# H. H& _$ |' F
15.3　电阻、电容自动综合 / X/ \' _$ o2 p) |# _5 Y
15.3.1　自动综合前的准备 ! F5 V+ y& J) I1 T$ Q2 E3 b% p' a
15.3.2　电阻自动综合 & {+ c/ @) ?, g2 i2 m3 W2 T
15.3.3　电容自动综合
, \! y% J1 @' K! D. S第16章　RF射频电路设计 $ t1 T5 w! ?  S6 i
16.1　RF SiP技术
+ _, p! Z' \+ x3 @! t2 A! Y7 D16.2　Mentor RF设计流程 $ v# a9 ^# s0 x( B( s" T+ F
16.3　RF原理图设计
' Q3 X3 z6 A+ a. r6 i+ _16.3.1　RF元器件库的配置
4 R* B( t/ Q7 K......- h3 d' {! L, l! ~
9 z, X' s  B4 L9 D. A4 n
作者: zhongyiwaiting    时间: 2012-10-8 17:16
本帖最后由 zhongyiwaiting 于 2012-10-8 17:19 编辑 & U3 U" h% s+ a& Q. c
" m# g/ V, J6 V' X0 n
SEE:http://www.acconsys.com/News/2012/7/7rlzxl9rib.htm
$ R4 K# [( ?9 }: F/ B1 S
( m; p. e5 A- B9 y  H' x8 ]7 f奥肯思公司资深技术工程师李扬先生撰写
; a# k! s5 d* w
, @$ r4 }5 `, k$ B: P《SiP系统级封装设计与仿真-Mentor Expedition Enterprise Flow高级应用指南》一书已经由电子工业出版社正式出版发行。该书由奥肯思公司工程师和用户一起编著。5 G9 ^" k$ C" }9 e5 g% ~
作者简介：
; r/ S6 c3 z6 y; u    李扬，毕业于北京航空航天大学，获得航空宇航科学技术硕士学位。曾在中国科学院空间科学与应用研究中心，西门子公司工作，现任奥肯思公司SDD 产品线应用工程师，主要负责SiP、PCB以及系统仿真等软件的技术支持工作,已经参与和指导了国内十多款SiP、MCM、LTCC等项目，在SiP设计领域积累了丰富的经验。
( Y* b- @+ P4 u/ l4 a    刘杨，毕业于清华大学，获得电子材料与封装技术博士学位、曾在中国科学院微电子研究所工作，现任联想研究院高级研究员，从事智能手机等移动终端系统级封装及小型化技术的开发。 9 N7 u8 K0 G% Q4 L9 a2 N2 w
内容简介： : w5 k6 j' t8 U
    本书案例基于EE7.9.2版本编写，介绍了SiP系统级封装的发展历程，以及当今最热门的SiP技术，并对SiP技术的发展方向进行了预测。本书重点基于Mentor Expedition Enterprise Flow设计仿真平台，介绍了SiP设计与仿真的全流程。特别对键合线（Wire Bonding）、芯片堆叠（Die Stacks）、腔体（Cavity）、倒装焊（Flip Chip及RDL）、埋入式无源器件(Embedded Passive)、参数化射频电路(RF)、多人实时版图协同设计(Xtreme)、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述。 , l# k+ N2 [9 T; X
    本书适合SiP设计用户、封装设计用户、PCB设计的高级用户，所有对SiP技术感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。 * d0 g) L/ J8 L& r
              1 l8 Z4 v, K: L4 l
1 k9 X9 G% d, A; G- x
作者: zhongyiwaiting    时间: 2012-10-8 17:29
本帖最后由 zhongyiwaiting 于 2012-10-8 17:30 编辑 4 B  H5 I4 d3 F. j
/ d1 O) `+ \" b& L0 k/ ~6 h' Z
希望李扬先生编写一本书:以Dx-EXpedition流程,以工程项目为实例进行编写!( i3 b: h  u0 e# ?. |9 B- R6 [+ S
期待中......
! A# G9 e3 G) A% C3 k持人民币待购!!!
作者: 海龙    时间: 2012-10-9 08:48
这本书写的还是比较通俗易懂的，至于一些操作，写的还是稍微简单了些。如果在详细点就好了！还有一些设计上的东西跟印制板生产商的结合度不是很好！不过整体还是不错的！
作者: zxli36    时间: 2012-10-9 09:17
顶楼主，一定找一本看看。
作者: li_suny    时间: 2012-10-9 09:56
zhongyiwaiting 发表于 2012-10-8 17:05
6 \7 k4 L; U9 u$ R! p顶起!) n1 ~$ G( @+ P* _2 X
看目录,这本书应该是侧重IC版图设计的吧!

7 g) V' K. ^) C5 Y$ M+ W0 n这本书侧重封装、SiP基板的版图设计，除了键合线、腔体等元素外，和PCB版图设计方法是一致的。
作者: mrain    时间: 2012-10-9 10:04
顶起，在学习，
0 @. `! u7 q7 `3 `; \1 |果断入手！
作者: li_suny    时间: 2012-10-9 15:52
谢谢 zhongyiwaiting，海龙，zxli36，mrain 顶贴支持。- O/ ^" B! J) {1 H( y: g
7 g( j" y: g7 H/ y8 U
SiP技术的发展在某种程度上会取代一部分PCB，尤其对那些高密度、小型化、高性能的PCB设计。
作者: zhongyiwaiting    时间: 2012-10-9 16:21
本帖最后由 zhongyiwaiting 于 2012-10-9 16:34 编辑
6 I: e- Q9 R/ \/ R" E1 _9 X& B& H) H" I, h7 w  @
LZ是AcconSys公司的李扬工程师?! x  Y1 O4 a( _/ i* q
$ m7 R0 y5 k/ S& F  B
希望EDA软件供应商的代理商的精英来EDA365论坛论道!- O' v, o; g' u: @" Z, D$ h
希望EDA软件官方积极参与进来!
$ e- t( g0 n" m' |0 c; g% ^4 C8 O希望EDA365论坛是EDA软件官方与民间江湖人士的交流的平台!5 M0 v: {9 o2 X( m: ~
促进中国PCB Layout事业的提高和繁荣!2 n" r3 u* [: b, i) _; v
也希望大家(不论官方与民间江湖人士)珍惜和爱护及支持EDA365论坛!
作者: li_suny    时间: 2012-10-11 09:47
本帖最后由 li_suny 于 2012-10-11 09:49 编辑
. T) f) @0 L9 ?2 o  h4 s
zhongyiwaiting 发表于 2012-10-9 16:21 3 {/ d) v) Q  k* a1 D
希望EDA软件供应商的代理商的精英来EDA365论坛论道!3 t0 x7 o! V+ Y! ^4 i
希望EDA软件官方积极参与进来!
* |8 C6 C  g& { 希望EDA365论坛是EDA软件官方与民间江湖人士的交流的平台!5 c, k% A0 \% O5 ]
促进中国PCB Layout事业的提高和繁荣!
' t) F: G: k% j7 z! \ 也希望大家(不论官方与民间江湖人士)珍惜和爱护及支持EDA365论坛!
: a4 @( v' |+ X+ v  K2 _. a! ^
! f8 S; L2 a$ D. n  W9 `* z
您说的很有道理，谢谢您的支持！
作者: richardhjc    时间: 2012-10-11 10:24
为什么用DxDesinger7.9.3打开以前的一个project，会说是：this project cannot be opened because it does not belong to supported flows.
作者: li_suny    时间: 2012-10-11 22:55
本帖最后由 li_suny 于 2012-10-11 22:58 编辑
5 b6 l8 h& P. }) u& u7 F( d
richardhjc 发表于 2012-10-11 10:24
. ^+ a9 z7 ~% L0 z7 c3 a# l( H为什么用DxDesinger7.9.3打开以前的一个project，会说是：this project cannot be opened because it does  ...
6 B5 x4 u5 R3 M: b0 }/ G

1 }# ?8 z% {) `那有可能这个数据是RE的数据。
7 b( D1 N4 L& l3 e4 x1 H+ R
8 F' r, [" v, ^% F! R环境变量里设置MGC_ALLOW_EXPPCB_ON_RE_DB=1即可用Expedition工具打开RE数据（和版本也有关），但是注意，这个文件夹里面是没有网表信息的，所以不能进行前标和反标的。
3 J+ z$ ]# ^4 ?+ R* I& i/ Y( F! ]$ I: X
如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流程了。
作者: zhongyiwaiting    时间: 2012-10-12 09:07
本帖最后由 zhongyiwaiting 于 2012-10-12 09:19 编辑 4 {5 o, {) N' U0 m* G: H
li_suny 发表于 2012-10-11 22:55
$ ^2 B) G; ^; e0 A( v: C3 n3 R那有可能这个数据是RE的数据。% ^+ F  R* j* o5 t2 V

* L6 A  E5 _' _. F. s1 Z7 j, S# i环境变量里设置MGC_ALLOW_EXPPCB_ON_RE_DB=1即可用Expedition工具打开 ...

. n5 Q1 j5 h: W: x1 a  h( j
! K8 T$ @& a) d+ \回复:
) z7 o; B# [% g如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流程了。    + }8 V9 ^/ w& i6 O* F+ L
      1 j2 g( L0 b0 H+ r3 W

5 _* |# a1 t0 ^  Y$ W        比较倾向OrCAD Capture+Expedition的Netlist流程,主要是OrCAD Capture的易用性和画原理图的美观性,但OrCAD Capture与Expedition的关联性不如PADS Logic+PADS Layout之间的关联性亲密.
4 p$ ?& P# R+ @4 i) D      而DX+Expedition的流程中的DX画原理图就非常差强人意,在论坛上看到DX是MentorGraphics官方主推的PCB Layout前端电路原理图绘制工具,这就是EE2007之后的软件是DX+Expedition Flow,没有DC+Expedition Flow,而DC画原理图就比DX美观多多.不管是MentorGraphics官方的何种意图和战略目的,从某种意义上讲,MentorGraphics官方绑架了Expedition,""强奸""了用户的民意.
% s6 u( v* p, D1 C+ r2 @( @* W. A# ]      刚装上EE7.9.2,只看了LM工具,有改进:Hole的形状都包括,相应的热焊盘的形状也都有了.既然MentorGraphics官方主推DX+Expedition Flow,那MentorGraphics还有很多工作要做,让EDA软件易用和深入人心.我当初看上Expedition,就是看了Expedition的视频,被她布线的灵巧性和行云流水般的艺术感所诱惑.有人说CB Layout是一门艺术,只是时下的功利性, PCB Layout难......
# @5 [3 r  n# l2 g3 {3 M     当初,PowerPCB(PADS)俘获了很多Layout人的心,但目前的PADS实质性的改进不大,在PCB封装创建应把MentorGraphics EE的LM工具关于Hole的形状和热焊盘的形状的改进应用到PADS上,做到与时俱进!另外PADS的布线工具也应予以改进:减少人工工作量!
作者: richardhjc    时间: 2012-10-12 11:12
谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具，而DxDesigner打开design capture的一直有问题，不知道如何解决。# u$ F. W; v1 ~2 N3 f

" B4 }- o# \+ ]顺便吐槽一下，EE这么高级的软件，使用上也不是很顺手。当然我是初学者。
/ l7 ]$ {4 Q$ {& E. h比如 plane assignment，布线后看不到，后来是用了别的方法看到的。2 _  w5 T: ^( E1 g
display太多选项，不小心选择了minus display后，无法恢复到以前的。% y% a; Y- C; j  F1 {$ P  k
layer的颜色层指定后，不知为何有时候自己改变。
+ J$ _" l: |1 ?# Y4 D还有比较不爽的是，无法让每个net name显示出来，所以要看net name的时候，要逐一选择。我比较习惯pin上能够显示net name，这样在布局规划的时候，比较直观。- ^5 i# g) K8 X* J2 x: u! j6 C5 A
然后desing capture brower，high light whole net，居然不能跨页，模糊搜索也不尽人意，sigh。
作者: richardhjc    时间: 2012-10-12 11:17
zhongyiwaiting 发表于 2012-10-12 09:07
3 U$ w! s0 O+ Z( R回复:. d$ I, X1 W6 M0 U1 S0 S: W: L
如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流 ...
. c" v5 O- R9 ]% G
PCB需要全局观，需要对电路和EMC的深刻理解，这是布线工具无法做到的。8 l1 T' d3 b0 f0 ?* H& y
所以布线工具做得太过复杂，反而不是好事，因为它无法代替人，可是因为复杂，人工介入也变得复杂。
作者: xiesonny    时间: 2012-10-12 11:25
顶一下楼主，厉害。
作者: li_suny    时间: 2012-10-12 15:49
zhongyiwaiting 发表于 2012-10-12 09:07
  U8 T0 U' g* b1 f0 ?回复:( Q. W8 @. b9 W9 h7 U( `8 u, k% h
如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流 ...
- M  i5 ?+ {' }8 P& V2 _5 o
现在Mentor主推EE Flow，最新最好的功能首先在EE里实现，例如 Xtreme协同设计，埋阻埋容、柔性电路、盲埋孔自动布线、RF、键合线、腔体、芯片堆叠、SiP 封装设计等功能。/ k) U9 Q( q% C* U5 e
/ S* L3 s$ _: P( R- H% @. {* Z  m
EN（Boardstation）太老了，比较难学，慢慢就会被放弃。1 N$ A/ D' I9 v& U6 ?* E6 K$ q$ a/ ^
Pads，主要还是面对低端用户，功能会有提升，但总会和EE拉开差距。
作者: richardhjc    时间: 2012-10-12 16:46
li_suny 发表于 2012-10-12 15:49 7 u$ O& d6 q- Q
现在Mentor主推EE Flow，最新最好的功能首先在EE里实现，例如 Xtreme协同设计，埋阻埋容、柔性电路、盲埋 ...
, b6 f. A9 S( U& @# K+ n1 m& v* s
能否请帮忙看看15楼的问题？谢谢。
作者: 大个小眼    时间: 2012-10-13 08:40
很好，很强大！
作者: li_suny    时间: 2012-10-14 20:36
回复15楼。+ R9 ^  _0 S/ h) @
9 n% r/ w  U4 N5 z9 W
谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具，而DxDesigner打开design capture的一直有问题，不知道如何解决。5 ]6 v& [3 n$ ^. J
DxDesigner无法打开design capture的设计，需要转换，开始菜单 > 所有菜单 > Mentor Graphics SDD > Translators > DC2DX Translator，可以试一下。, [; Q, u. F! T& p
顺便吐槽一下，EE这么高级的软件，使用上也不是很顺手。当然我是初学者。
, m' o# L+ {- z- j/ ?: a6 i* \比如 plane assignment，布线后看不到，后来是用了别的方法看到的。5 }/ x" l9 k& g
正常应该是在布线模式下看得到，不知你用了何种方法看到的？
7 V1 w8 \5 u3 b5 H( }display太多选项，不小心选择了minus display后，无法恢复到以前的。%
/ {+ b, e: b9 O- T最好保存显示设置Save Scheme，也方便以后调用。
& C" z! _) D2 nlayer的颜色层指定后，不知为何有时候自己改变。
! s2 d* j5 n* i; W; K0 ^* J有可能是Display Scheme变化造成的，调用自己保存的Scheme即可。1 A4 ^. A7 n) p1 {
还有比较不爽的是，无法让每个net name显示出来，所以要看net name的时候，要逐一选择。我比较习惯pin上能够显示net name，这样在布局规划的时候，比较直观。
$ @" K7 y0 k! ~) b* F. G. I8 z# S这个功能目前确实没有哦
; f, F2 `3 g+ M% T3 d然后desing capture brower，high light whole net，居然不能跨页，模糊搜索也不尽人意，sigh。/ d2 R7 U+ P+ p/ C$ E) [3 m  t# s6 |5 @
Desing capture不太熟悉，我接触的时候基本就是DX了。
% p+ f3 W8 N# v, |+ q' e
作者: richardhjc    时间: 2012-10-15 09:20
本帖最后由 richardhjc 于 2012-10-15 09:26 编辑
0 P3 D+ ^" E3 S6 Z4 J. w/ K
li_suny 发表于 2012-10-14 20:36 . F9 X9 q& p! M+ w3 t' l
回复15楼。
' n; h+ Y" d' @, g1 f* B- A% d# Z7 z, V/ B2 g" l! U( K3 y6 m
谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具 ...
7 n: J9 ]# `4 }

8 `6 W+ s$ j6 o* h谢谢您的回答。8 r; N$ Y% i$ \8 s$ v6 O2 i# s
  J6 n3 H8 k  Z8 i
比如 plane assignment，布线后看不到，后来是用了别的方法看到的。
% i2 n3 K0 c3 ^9 {正常应该是在布线模式下看得到，不知你用了何种方法看到的？' n, @3 F; b( [5 D, h0 U7 @
刚好PCB中有手动分割的plane，右键就可以看到plane assignment了。但是菜单栏的一直是灰色的。
作者: li_suny    时间: 2012-10-15 23:53
菜单栏的plane assignment是灰色有一种原因是设计不同步，即原理图和PCB不一致造成的。
作者: richardhjc    时间: 2012-10-16 08:54
li_suny 发表于 2012-10-15 23:53 & V" U' {4 L: I
菜单栏的plane assignment是灰色有一种原因是设计不同步，即原理图和PCB不一致造成的。

# e6 D' A' }0 \& Y9 V9 m  r
2 s( p. R% A' X: u+ }& X; E明白了，那也许是原理图用DC设计的，所以无法同步的关系。 谢谢。
0 T/ w- }0 r5 R" x6 l另外请教一下，EE中有没有方便的方法可以查看PCB是否有环路的现象？
作者: li_suny    时间: 2012-10-16 13:15
richardhjc 发表于 2012-10-16 08:54 / K; U: b, L# N- t; J6 B9 f! g
明白了，那也许是原理图用DC设计的，所以无法同步的关系。 谢谢。# l% @& h. \( {+ d/ J- p
另外请教一下，EE中有没有方便的方法 ...

; `- \( v* q9 K4 k& i$ C+ r
/ f1 {$ {3 m+ z: Z: E2 P7 ?0 f* R5 R4 F
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

batch DRC.PNG (204.03 KB, 下载次数: 26)

batch DRC.PNG
作者: richardhjc    时间: 2012-10-16 15:43
li_suny 发表于 2012-10-16 13:15
% o6 g* y: E2 y* Y布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

1 X( f5 a: C) D) S1 b十分感谢你的回答。
作者: soul_winds    时间: 2012-10-17 11:34
li_suny 发表于 2012-10-16 13:15 * n0 W8 r* f/ ~1 Z% L- r
布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

5 H& R0 V6 f/ c! `( [( _3 JHi,li_suny!请问我在使用Expedition 7.9.3做add polygon的时候老是没有办法画直线如下图，是我在那里是指不对吗？新手，不好意思！
作者: dzgking    时间: 2012-10-17 12:47
画drawing的时候最好利用网格
作者: dzgking    时间: 2012-10-17 12:49
请教楼主，现在结合EE最好的仿真工具是ICX Pro还是Hyperlynx？哪个和CES结合更紧密？
作者: li_suny    时间: 2012-10-17 12:52
soul_winds 发表于 2012-10-17 11:34
6 j: A( s; ]( @/ V0 d3 H' C, WHi,li_suny!请问我在使用Expedition 7.9.3做add polygon的时候老是没有办法画直线如下图，是我在那里是指 ...
6 R" `# a+ T, X% Z5 [  W
9 A5 n: U% W* u# M! F" a
建议你更改一下Drawing Grid 再试试。
作者: li_suny    时间: 2012-10-17 12:56
dzgking 发表于 2012-10-17 12:49
7 Y+ `1 E' g- D. M4 H' a  `) H请教楼主，现在结合EE最好的仿真工具是ICX Pro还是Hyperlynx？哪个和CES结合更紧密？

9 K. L. y6 Z; D" H- {2 E+ o2 V" F. d按理说ICX Pro和EE流程结合的更紧密，但现在Mentor主推的还是Hyperlynx，功能更全面也更好用。通过HyperLynx可生成约束模板CTE，然后再应用到CES。
作者: soul_winds    时间: 2012-10-17 13:08
li_suny 发表于 2012-10-17 12:52
1 z5 R1 d, W& {. \6 t9 s建议你更改一下Drawing Grid 再试试。

- \- A) ?# U) k- k我知道可以使用Drawing Grid 实现，好像我没有改Drawing Grid的时候实现过，有时行，有时不行，所以比较郁闷！
作者: dzgking    时间: 2012-10-17 13:34
li_suny 发表于 2012-10-17 12:56 # U& }3 [, Q+ D: r  D" N# H1 i
按理说ICX Pro和EE流程结合的更紧密，但现在Mentor主推的还是Hyperlynx，功能更全面也更好用。通过HyperL ...
1 Q# S; ?4 X: a; n- U* w0 u
谢谢楼主。2 M. x! |2 s+ O+ S4 P, X: ~# N
这本书我买了，还没到货；
( b6 h3 t4 X  I& r* l8 ^4 s3 _4 g我还是很喜欢Expedition这个工具的，但现在基本上不用了；通过这本书了解一下SIP，再温习下Expedition。
作者: xiesonny    时间: 2012-10-17 22:33
本帖最后由 xiesonny 于 2012-10-17 23:15 编辑 2 u' U: @0 o% t5 r

" o0 q+ Z6 q; X. L0 S请问一下楼主，DX TO  EXP
. p8 x& v8 C! q9 e中心库貌似有一个设计复用的东西，但不知怎么使用的，在里面新建一些复用功能，
3 Q2 ^/ }0 F& E' S也不知怎么样在工程里面调用的，; C5 J: A$ E: r( w: v, w! U" T$ N
作者: li_suny    时间: 2012-10-18 00:02
soul_winds 发表于 2012-10-17 13:08 ( \; e# V9 I* K1 t
我知道可以使用Drawing Grid 实现，好像我没有改Drawing Grid的时候实现过，有时行，有时不行，所以比较郁 ...

  B: Y# u8 U8 |8 ?2 Z( y那看看是不是有时候Snap Grid打开，有时候又没打开。
: R) j5 j  i* H' W

snap_grid.png (2.63 KB, 下载次数: 8)

snap_grid.png
作者: li_suny    时间: 2012-10-18 00:03
dzgking 发表于 2012-10-17 13:34 ) o0 `6 ]. x' n1 ]' H
谢谢楼主。
, C; H6 U/ n9 t- I4 @: T+ k这本书我买了，还没到货；
0 B- {) L2 n6 @0 ^我还是很喜欢Expedition这个工具的，但现在基本上不用了；通过这 ...
* c4 S, W3 L8 b  @; R! @  O
SiP 技术以后会成为热点的！
作者: li_suny    时间: 2012-10-18 00:07
本帖最后由 li_suny 于 2012-10-18 09:03 编辑 " U) H' Z: X" Y0 D* S7 ^7 _' P  e% Q
xiesonny 发表于 2012-10-17 22:33 7 V  r, F% Y) y4 F! N: [# i/ |" R
请问一下楼主，DX TO  EXP
- a0 C5 C. k7 ?0 m) y6 M& c8 _1 F- b中心库貌似有一个设计复用的东西，但不知怎么使用的，在里面新建一些复用功能， ...

6 `1 f' R8 B, I! l8 A) O/ A6 M  K$ ^( s% ]( @% l2 _$ O
这个复用包含“逻辑复用”和“物理复用”两种，逻辑复用是指原理图的复用，物理复用包含原理图和PCB的复用。
% s! Q' h4 h% h6 |) Z( o( P做复用的时候，首先做好一个项目，然后通过引用这个项目做成复用模块，最后在新的项目中引用复用模块即可。0 G$ w" [, G0 x0 K. A, H+ k
复用模块做好后，在原理图设计中就可以像放元器件一样放到原理图中，前标后在PCB中可直接调用该复用模块中的电路（包括布局、布线等，需要reuse的Licenes）
  N9 r# w8 L5 e( y) Z8 y2 z0 Z4 u做起来要费一点周折，可以先尝试做一下，有问题再交流。
作者: qqsky    时间: 2012-10-19 15:56
MENTOR 2002 和 MENTOR 2007 能共存吗？
作者: li_suny    时间: 2012-10-19 16:55
可以安装在一台电脑上的不同文件夹，然后通过Configurator来切换，不过Mentor2002（EN2002还是其他？），确实挺老，不确定有没有Configurator。
作者: xiesonny    时间: 2012-10-20 17:43
本帖最后由 xiesonny 于 2012-10-20 17:49 编辑
3 W: S+ h' h! r" h) c
li_suny 发表于 2012-10-18 00:07 & D2 H, ]4 E, U$ j+ p' q
这个复用包含“逻辑复用”和“物理复用”两种，逻辑复用是指原理图的复用，物理复用包含原理图和PCB的复 ...
8 P$ Y/ m0 l, Y3 l
+ _6 a6 C2 e5 e
非常感谢，按你说的方法，复用的问题已经解决了。" B- V$ n% ]1 }+ o3 o9 ?
另外，EXPeditionpcb里面，有一个实用工具菜单。smart utilities，我想看它的帮助文档，但不知在哪一个帮助文档里面，我看DX和EXP的帮助文档都没说到这个工具。
( h1 `' b( U2 I
作者: li_suny    时间: 2012-10-21 14:34
每个Smart Utilities工具窗口右下方都有帮助图标（一本小书），点击后就可进入帮助文档。
作者: xiesonny    时间: 2012-10-22 00:08
另外，DXDESIGNER如何打印 彩色的原理图出来，我试了一下不管是直接打印，还是采用PDF模式输出打印，好像都是黑白的原理图纸。
作者: li_suny    时间: 2012-10-22 09:34
可先输出彩色PDF，然后打印，file->Export->PDF，选择Color on Black/white。
9 l6 e9 f- s5 d7 c直接打印应该和打印机有关。
作者: xiesonny    时间: 2012-10-22 11:15
本帖最后由 xiesonny 于 2012-10-22 11:20 编辑 2 u1 n, J( j% }
1 j; m" R, p+ e" ]# _
谢谢，我试了直接打印貌似不行，用自带输出PDF方式，原来是可以输出颜色的，要设置一下。原来我用默认的设置。
2 }' Y2 Y( T6 W3 z+ Q4 T7 ]打印出彩色，貌似要选ORCAD风格，才好看点。0 i. H- Y3 \3 _2 z
作者: 海龙    时间: 2012-10-22 14:45
楼主是这本书的作者李扬么？+ d9 ^1 t; n; {8 h
书上面的埋容方面写的还不够全面，你写的是印刷式埋容，还有一种就是平面式电容你没有写，如果补上就好了。现在印刷式的电容厂家做的不多，想实现不容易！6 A( z9 V8 C; W; C$ J
期待楼主回答！
作者: 海龙    时间: 2012-10-23 15:58
板子的3D状态我怎么去看？需要重新安装什么吗？还是。。。期待回答！
作者: li_suny    时间: 2012-10-23 18:43
本帖最后由 li_suny 于 2012-10-23 18:51 编辑 ! v: c; @: F1 \, _2 u. p. d
海龙 发表于 2012-10-22 14:45
/ c8 S/ f% q/ o! h7 C楼主是这本书的作者李扬么？& p% u$ E) N' w8 z. l
书上面的埋容方面写的还不够全面，你写的是印刷式埋容，还有一种就是平面式电 ...
0 s$ ^/ I5 b+ ?- v/ s  Y# k
" @" q2 x3 h/ ~7 G2 e
你好，谢谢你的建议。
) L+ J) f! r2 O* A你所说的平面式电容是指的那种将整层电容介质放入放置到电地之间的方式吧，这种方式因为单容不成为元件存在，所以设计中并不需特殊处理，只需工艺上支持即可，不知道我的理解对不对。
. J  p. S3 v$ o; n! o7 O而印刷式电容是作为单个元器件（原理图中有的），必须在是设计软件中支持才可以，单靠工艺是不能实现的，因为在Gerber中需要有相应的生产数据。虽然目前国内能做的厂家不多。
$ y/ C9 M9 B; o: v$ s
作者: li_suny    时间: 2012-10-23 18:49
本帖最后由 li_suny 于 2012-10-23 18:53 编辑
$ z) Z7 q" P; H. i2 ~/ M% U+ @
海龙 发表于 2012-10-23 15:58 2 F4 c* {* g: T4 F$ z6 f6 L+ d
板子的3D状态我怎么去看？需要重新安装什么吗？还是。。。期待回答！

9 W. l  P3 u* c& x' Z
3 w' r2 S) a* y, }3 }# G' b需要安装3D Viewer或者ECAD-MCAD Collaborator，通常是独立的安装包。
作者: xiesonny    时间: 2012-10-24 11:47
本帖最后由 xiesonny 于 2012-10-24 12:03 编辑
# D+ c4 l4 K+ l, f' C* u' e# C, L. \3 S$ n6 x3 Q, o! @: }  l
请问一下，EXPEDITIONPCB元件布局，选中元件移动时，只能显示元件的Placement Outline和Assembly的Ref Des，而Placement Outline只能是封闭多边形，感觉这样不利于布局，有办法移动元件时，显示Silkscreen Outline或Assembly Outline吗。就是移动元件时能显示丝印吗？像ALLEGRO,PADS,PROTEL,都是可以的，貌似CR5000也是像EE这样的。
7 c& t6 S" e5 K9 A" p2 `8 @: A6 U
6 b) @! V. z; Y* c0 m感觉这样布局很不方便，有点瞎子摸象的感觉。
% R# b7 i( E% X' ]4 F因为Placement Outline是实际元件边框或尺寸，而丝印一般会大一些或小一些，而移动时，你却看不到丝印的，只能移一下，看一下了。当然，你可能说，将Placement Outline和丝印做成一样就可以了。是的，但也不方便，Placement Outline只能是封闭的图形，如果是一些特殊的线形丝印，你就不好弄了4 `+ N; M5 Z5 ^$ n; Q( J8 n

4 c( T% R9 |# A: p( @2 }如图，右边是移动的元件，只能显示Placement Outline和Assembly的Ref Des，左边是未移动时的效果
  g3 Y, d0 D) ~6 D: q9 @- z/ {: [

Snap1.png (13.51 KB, 下载次数: 8)

Snap1.png
作者: li_suny    时间: 2012-10-24 13:31

, j4 t9 ]) C. a8 v  N( f请问一下，EXPEDITIONPCB元件布局，选中元件移动时，只能显示元件的Placement Outline和Assembly的Ref Des，而Placement Outline只能是封闭多边形，感觉这样不利于布局，有办法移动元件时，显示Silkscreen Outline或Assembly Outline吗。就是移动元件时能显示丝印吗？像ALLEGRO,PADS,PROTEL,都是可以的，貌似CR5000也是像EE这样的。0 [2 [5 A+ G7 ^7 D( ~& ~7 A
应该是不可以，或许能通过开发来解决，但这方面我不太熟悉。( c& y0 n1 H, C+ y9 O% c6 T1 ^4 H

+ K( i! B1 s- Y% J1 G: M0 X 9 |  @* y) `* J8 o7 _1 t3 q
感觉这样布局很不方便，有点瞎子摸象的感觉。* C% ^9 n$ Y) v& u
因为Placement Outline是实际元件边框或尺寸，而丝印一般会大一些或小一些，而移动时，你却看不到丝印的，只能移一下，看一下了。当然，你可能说，将Placement Outline和丝印做成一样就可以了。是的，但也不方便，Placement Outline只能是封闭的图形，如果是一些特殊的线形丝印，你就不好弄了! B; o1 |1 g& \# n5 D, v
“DRC检查时是以Placement Outline为依据的！Placement Outline代表元件实际所需要占有的空间大小（包括焊盘），Assembly Outline通常代表元器件本身的大小，Silkscreen Outline只是为了示意，本身并不代表尺寸关系，所以，从重要性来说也是如此排序。”所以，我感觉移动器件时Placement Outline还是需要显示的。
1 \6 ]& u& ?8 W0 E3 B- G0 G5 N" G! R: {' z
不清楚你为何要以丝印作为布局的标准？
作者: liu525670    时间: 2012-10-24 14:49
li_suny 发表于 2012-10-24 13:31 $ Q' `* [8 }0 Z3 D; r
请问一下，EXPEDITIONPCB元件布局，选中元件移动时，只能显示元件的Placement Outline和Assembly的Ref D ...

7 e& {; J2 \( b8 y) J0 R我也觉得这个操作起来不是很方便,特别是当板子元件很密的时候,如果Silkscreen不在元件附近,移动元件只能看到Assembly的Ref Des,无法看到Silkscreen的Ref Des,导致调整丝印位置的时候要到处找.
( R0 k* [1 i  R& [  \+ u8 s另外,请教一下,在旋转元件以后对应的Assembly的Ref  Des能不能也跟着旋转,每次在出文件的时候还要再调一次Assembly的Ref Des,感觉重复劳动了.
作者: soul_winds    时间: 2012-10-24 14:52
li_suny 发表于 2012-10-24 13:31 # o! }0 S2 f! h- `6 x' b
请问一下，EXPEDITIONPCB元件布局，选中元件移动时，只能显示元件的Placement Outline和Assembly的Ref D ...

0 d: r9 H. X+ p, V$ ?  B7 MHi，li_suny！请问一下我在Draw模式下查看 Silkscreen的Properties时候显示如下图所示，没有办法移动和更改！请问如何设置去掉其只读性？谢谢！
作者: soul_winds    时间: 2012-10-24 14:54
liu525670 发表于 2012-10-24 14:49
& x! f$ A- a5 p* @  ~我也觉得这个操作起来不是很方便,特别是当板子元件很密的时候,如果Silkscreen不在元件附近,移动元件只能看 ...

% N4 r# A& d# G) Y5 j& dHi，请问一下请问一下我在Draw模式下查看 Silkscreen的Properties时候显示如下图所示，没有办法移动和更改！请问如何设置去掉其只读性？谢谢！
作者: xiesonny    时间: 2012-10-24 15:33
本帖最后由 xiesonny 于 2012-10-24 15:43 编辑 - w! C1 a' A& M6 D2 a* F
li_suny 发表于 2012-10-24 13:31
) c7 H3 y  ]5 e; K9 `  U请问一下，EXPEDITIONPCB元件布局，选中元件移动时，只能显示元件的Placement Outline和Assembly的Ref D ...

5 L9 F8 R- S; v
9 g0 b; |  L/ g0 T呵呵，我也觉得EE应该移动时点不亮丝印的。实际上这个很有用的，不然ALLEGRO为什么又可以呢。
! W! e! k, P3 T  }6 u打个比方说，你做一个板，上面有2个不同的元件实际外形你用Placement Outline画了，而做为示意用的丝印比方说要画大一些。8 u1 w& {' k0 n1 C) B/ f) m: o
你布局移动元件时，因为看不到移动的元件的丝印，所以是基于Placement Outline外形布局的，虽然实际元件肯定安装没问题，但丝印却可能重叠了，不好看了。再比如，丝印的示意对于布局也很重要，一个IC有1脚示意，而你布局移动元件时，连那个是1脚都看不到，除非你在Placement Outline也做个1脚标识。哈哈，
# Q5 M+ W8 P; Q4 w8 \
9 P0 F* y$ @6 `, X补充一下，布局时不单是元件位置布局合理，还要考虑到丝印的美观，看不到丝印就傻眼了。所以才有此问。
8 {: n# P+ [; [5 k1 j
; P: y* C1 ]- z5 H  Y! y/ D0 ]
作者: soul_winds    时间: 2012-10-24 15:52
xiesonny 发表于 2012-10-24 15:33
# W9 m( N1 R$ f( \5 S7 r$ a2 I呵呵，我也觉得EE应该移动时点不亮丝印的。实际上这个很有用的，不然ALLEGRO为什么又可以呢。
7 |' x# x( p& I6 o打个比方 ...
5 B. D6 R+ ]- }9 P; x; U
请帮助解决一下：请问一下请问一下我在Draw模式下查看 Silkscreen的Properties时候显示如下图所示，没有办法移动和更改！请问如何设置去掉其只读性？谢谢！急需解决！
作者: xiesonny    时间: 2012-10-24 16:50
soul_winds 发表于 2012-10-24 15:52 % E# y6 i- V/ M1 g+ X
请帮助解决一下：请问一下请问一下我在Draw模式下查看 Silkscreen的Properties时候显示如下图所示，没有办 ...

* q0 p& w* l; i# ~没碰到过这情况，
, y2 q+ t3 c7 T; q会不会是文件打开本来就是只读的呀，如果不是，就不清楚了，或者你方便的话发来我看看
作者: soul_winds    时间: 2012-10-24 17:28
xiesonny 发表于 2012-10-24 16:50 $ }, K: W2 ~0 p  h. L8 {: j) U
没碰到过这情况，
$ i. H1 R& W$ r$ b( R9 W会不会是文件打开本来就是只读的呀，如果不是，就不清楚了，或者你方便的话发来我看看

" G( |& j( o. }" ^1 M' M呵呵，这个PCB文件是我根据原厂的Demo进行更改的，我还是添加很多元器件，应该不存在只读的文件吧~！
作者: li_suny    时间: 2012-10-25 10:02
liu525670 发表于 2012-10-24 14:49 / h! U# Z  @+ Y
我也觉得这个操作起来不是很方便,特别是当板子元件很密的时候,如果Silkscreen不在元件附近,移动元件只能看 ...

% ?( P' B1 n2 f# t8 E0 Q, G在设置中可以设置Assembly的Ref  Des跟着旋转。以前做设计的时候，一般是设计完成出图的时候，再调整丝印的位置，一般情况下，选中丝印很容易就找到对应的器件。
( ^$ I* n8 m: `
: X3 B& w4 y- j% n$ C8 P3 r

text_rotation.png (115.82 KB, 下载次数: 6)

text_rotation.png
作者: li_suny    时间: 2012-10-25 10:14
soul_winds 发表于 2012-10-24 14:52
1 [" Y0 p* R8 Z8 {9 GHi，li_suny！请问一下我在Draw模式下查看 Silkscreen的Properties时候显示如下图所示，没有办法移动和更 ...

: w' K# G2 N  M( Q8 _0 h通常界面是这样的，你可以尝试重新选取试一下。

text_change.png (153 KB, 下载次数: 6)

text_change.png
作者: li_suny    时间: 2012-10-25 10:25
xiesonny 发表于 2012-10-24 15:33
0 v7 B/ I1 B% [& _呵呵，我也觉得EE应该移动时点不亮丝印的。实际上这个很有用的，不然ALLEGRO为什么又可以呢。
; E: j+ I0 ^! ?3 D# H7 g8 E打个比方 ...
" ^# x: I5 g; m
你说的很有道理！
. G. S$ D5 d' x4 A$ r, x. i; S2 U- c  o可能和我自己的工作经历有关，我以前没大有用过丝印大于Place outline的器件，丝印位号通常是最后再调整位置。
* K0 J  \0 N1 U3 N1 C在高密度设计中，例如手机PCB中，丝印通常会被略去，调试时，会以装配图作为参考。0 |$ o1 }5 x; c" W( o5 u3 ]
所以我的理解是，丝印不是作为设计的一种参考，而是作为生产（手工焊接）和后期调试的一种参考。谢谢。
作者: soul_winds    时间: 2012-10-25 11:06
li_suny 发表于 2012-10-25 10:14
% W  O0 H! r& O8 U3 R) y2 a! E( Z通常界面是这样的，你可以尝试重新选取试一下。

2 {* R+ j# J- y5 _我尝试过很多次，依旧是这样，而且对话框的标题栏都显示read only，可更改的地方依旧是灰色的！
作者: li_suny    时间: 2012-10-25 11:34
soul_winds 发表于 2012-10-25 11:06 8 `* |" M! t" r" w  a
我尝试过很多次，依旧是这样，而且对话框的标题栏都显示read only，可更改的地方依旧是灰色的！
# |3 E" |; C! p  P% f8 k
, _5 b& t! ^/ x) T; I
菜单选择Edit-〉Modify-〉Allow Cell Graphic Edits 就可以更改了。
3 @0 g8 s) z) {  W) C' e* @

cell graphic edit.png (21.86 KB, 下载次数: 5)

cell graphic edit.png
作者: soul_winds    时间: 2012-10-25 12:00
li_suny 发表于 2012-10-25 11:34 " q) h; }0 {; a, b0 T% _1 ~" S- ~7 ]
菜单选择Edit-〉Modify-〉Allow Cell Graphic Edits 就可以更改了。
$ n0 T% U2 ]. C0 Y
非常感谢，li_suny！如你所示，问题解决！我尝试过下面的移动，可以移动，没有尝试过上面的编辑！
作者: xiesonny    时间: 2012-10-25 17:41
您好，请问一下，EE的PCB项目导入PADS的问题，我装的最新PADS9.5+EE7.9.4
+ P3 d( X) ~" d* S: [% T我随便做一个EE的PCB，无法用PADS导入，试过其它做好的，也不行。  M' l% z5 l: [" S& s4 W) @% f
我弄一个官方的带的EE的PCB，却很顺利导入PADS，不知什么原因，开始我以为是EE做的PCB版本的原因，我将能导入的PCB用EE7.9.4打开，编辑过，再保存过了，还是可以顺利导入PADS，而我用EE做的PCB死活不行。怪。下图是能导入的效果。
, S! |; K7 U+ L; y
作者: li_suny    时间: 2012-10-25 18:02
这个我没有试过，应该是你的EE设计中包含了PADS不支持的规则或设置，检查一下Log文件看看。
作者: xiesonny    时间: 2012-10-26 09:35
谢谢你，已经可以了，原来我做的文件是一个工程生成几个电路板的，并且我改过名字，以及改变了路径的，可能是那个原因吧! F# @1 q0 j8 O1 ]
新做一个工程生成PCB是可以转换的。
5 i6 x% \  G0 M, l+ t& e3 M
作者: xiesonny    时间: 2012-10-26 09:44
本帖最后由 xiesonny 于 2012-10-26 14:54 编辑 ( ?: ?8 h1 \* A9 v

* q, M9 Q  N1 t1 L' d+ Z9 m- e另外，请问一下，
* _# A) o: S2 X" ]& ]/ A9 e+ W1，DX中新建一个项目工程，做完成后，如果想更改项目名字，以及PCB名字，直接更改会有影响吗？
! F- W4 K% A0 T9 l$ V2，DX中一个项目工程是可以生成N个电路图，N个电路板的。比如3个电路图，对应3个PCB的项目工程。现在完成了设计。后期因管理原因，又想分成3个独立的项目工程，如何分离出来。
作者: 张湘岳    时间: 2012-10-26 10:00
xiesonny 发表于 2012-10-20 17:43
. h5 K( G# l1 C0 P2 W非常感谢，按你说的方法，复用的问题已经解决了。/ B% U6 c  _( |: Y2 Y- ^
另外，EXPeditionpcb里面，有一个实用工具菜单。sma ...

, i4 ~' l" n/ V2 I. N* v( G" A; U# ]  W在安装文件里面有个介绍smart utility的PDF文档，你找找看。\MentorGraphics\7.9EE\SDD_HOME\SmartUtilities\Help\Smart。。。。。SmartUtilities_OM_E.pdf
作者: xiesonny    时间: 2012-10-26 11:44
谢谢LS，那文档我找到了。原来还有更方便的办法，打开要用的工具子菜单后，直接点那个帮助的小本本。$ _; n5 g% m4 V) G# l
之前没注意，我SB了。
作者: li_suny    时间: 2012-10-28 23:00
xiesonny 发表于 2012-10-26 09:44 9 ^% `0 f% R/ o* K
另外，请问一下，' {2 ^6 E' \3 I1 u7 K. t
1，DX中新建一个项目工程，做完成后，如果想更改项目名字，以及PCB名字，直接更改会有影 ...

% p2 T  ?9 A! F9 o1 ^4 c( W# K1.如果在项目中更改，即在Mentor环境中更改，应该没有问题。: j8 J1 W6 E' _% l& \$ D
2.这个，原理图只能一个一个拷贝出来，PCB先导出数据，然后再新设计中再导入。
作者: xiesonny    时间: 2012-10-29 16:03
灰常灰常感谢，李扬老师。跟你学习了很多。
作者: xiesonny    时间: 2012-10-29 16:26
本帖最后由 xiesonny 于 2012-10-29 16:34 编辑 % B& t, f3 {) l: Y4 ^7 `

9 x% C' k0 _: V, l: N6 {0 a  k. i说一下那个丝印点亮问题，原来实用工具条里面有这个功能，移动元件能选择显示丝印或者不显示，有得选择了。不过好像不显示鼠线了。# d- @7 h  d- r$ ^$ ]
作者: li_suny    时间: 2012-10-29 22:06
xiesonny 发表于 2012-10-29 16:26
+ P8 R# j% S4 c* F5 Q0 n% E% `4 B说一下那个丝印点亮问题，原来实用工具条里面有这个功能，移动元件能选择显示丝印或者不显示，有得选择了。 ...

8 [2 {& m9 X5 v0 U4 kSmart Utilities里的这个功能我确实没有用过，谢谢你的提醒！# A, l' m/ e8 y
这个功能打开的时候实时DRC功能就关闭了，这一点需要注意。
作者: xiesonny    时间: 2012-10-30 18:45
本帖最后由 xiesonny 于 2012-10-30 18:51 编辑 % W$ Z7 `/ }* s% v+ D) D( I4 h
li_suny 发表于 2012-10-29 22:06
1 {' e/ k" H# i# k8 A' s+ g6 nSmart Utilities里的这个功能我确实没有用过，谢谢你的提醒！
- g: o1 }3 C0 N+ [, V( D( j这个功能打开的时候实时DRC功能就关闭了， ...
  w% W( e3 {* S  q0 z7 n+ m6 Z

7 R! P* o2 w! J  O- a+ g8 y4 t; D& f谢谢你的提醒，: f' [" C- V) g4 k
不过也奇怪，既然想得到要做这个功能，为什么不是跟布局的那个移动元件一样呢，多一个选项选择显示什么就可以了。
0 W) f) A  F& a' L% X- I, {而这个功能，只是个移动元件能挑选显示神马，不开DRC，旋转神马的还要右键，还不开网络线，有点鸡肋的感觉，
作者: li_suny    时间: 2012-10-31 16:44
Smart Utilities本身不算是EE自带的功能，据说是一些使用者根据自己的需要开发出来的，后来被Mentor官方接受。安装时也是作为一个选项。
作者: 李泽尚    时间: 2012-11-2 08:44
soul_winds 发表于 2012-10-17 11:34 $ X% [# i( C6 C& b. N! Q4 L
Hi,li_suny!请问我在使用Expedition 7.9.3做add polygon的时候老是没有办法画直线如下图，是我在那里是指 ...

; `6 y( p) J0 p5 |( Z设置号绘图模式的格点后，画图时同事按住Shift键，就给可以抓取格点，画出来的就是直线了。
作者: 海龙    时间: 2012-11-3 08:59
li_suny 发表于 2012-10-23 18:43 ( `& H# _  w6 K+ X: x
你好，谢谢你的建议。
( E" S0 _5 q+ [$ s& M你所说的平面式电容是指的那种将整层电容介质放入放置到电地之间的方式吧，这种 ...

* Y, ?5 @0 X/ r% q, Q平面式电容主要是一种材料，一个电源平面一个地平面，行成的电容效应，类似埋租，需要计算面积的大小！对于印刷式的电容对于加工上可能会存在问题，在实际操作上虽然简单，但是在加工方面总感觉不对劲，加工方式很好奇！
作者: 海龙    时间: 2012-11-3 08:59
li_suny 发表于 2012-10-23 18:49
3 B8 \5 N% X* C9 @/ Y需要安装3D Viewer或者ECAD-MCAD Collaborator，通常是独立的安装包。
7 J6 n" m: D) k  ~$ z# `8 e
楼主有相应的安装包不？哪个版本都行！
作者: li_suny    时间: 2012-11-3 21:18
李泽尚 发表于 2012-11-2 08:44
6 }, o, t1 {  |! W& W3 s# D2 D设置号绘图模式的格点后，画图时同事按住Shift键，就给可以抓取格点，画出来的就是直线了。
) W2 S, Z# f8 r& V# v; `# |
这种方法不错，画出来的是0，45，90度的线，但并不一定在格点上，点下Snap Grid按钮才可以抓取到格点上。
作者: li_suny    时间: 2012-11-3 21:22
海龙 发表于 2012-11-3 08:59 / v* i$ `& R$ |" x
平面式电容主要是一种材料，一个电源平面一个地平面，行成的电容效应，类似埋租，需要计算面积的大小！对 ...

9 ^8 _$ f. c& T& l2 i印刷式电容的加工方式目前应该还不太普及，但已经研究了不少年了，首先会应用与高新技术和射频微波设计领域。
作者: li_suny    时间: 2012-11-3 21:30
海龙 发表于 2012-11-3 08:59 / Y* y+ t, k4 v- o% W! z
楼主有相应的安装包不？哪个版本都行！

) X! ?- h) }0 d: k2 ?- v% c有EDMD2.1.1，对应EE7.9.2的，50M左右的大小。
作者: 海龙    时间: 2012-11-5 11:09
为什么我打开Bond Wire Parameters &Rules之后，在Bare Die里面，没有我放置在腔体中的器件呢？是不是我哪里没有设置好？需要做哪些设置呢？
作者: li_suny    时间: 2012-11-5 12:50
海龙 发表于 2012-11-5 11:09 1 W3 G: |8 W, E+ L# M: W
为什么我打开Bond Wire Parameters &Rules之后，在Bare Die里面，没有我放置在腔体中的器件呢？是不是我哪里 ...

- T& _" l6 ?: A& Z这个应该和放不放置到腔体中没有直接关系，应该是器件类型的原因，你在Cell Editor中检查一下Package Group器件类型。
作者: 海龙    时间: 2012-11-5 13:05
li_suny 发表于 2012-11-5 12:50
  c: ^2 k9 ^0 I; v5 W这个应该和放不放置到腔体中没有直接关系，应该是器件类型的原因，你在Cell Editor中检查一下Package Gro ...
" @+ H  P" w; y2 W! s+ L7 N; b
器件类型必须是什么呢？
作者: li_suny    时间: 2012-11-5 13:23
器件类型必须是Bare Die.
作者: 海龙    时间: 2012-11-5 13:37
li_suny 发表于 2012-11-5 13:23 2 }: |0 C1 X5 i# [7 P5 f$ _$ K# V: c
器件类型必须是Bare Die.
$ Z& G* @! f5 y* K8 J* G
有点茫然了。。不知道从何入手了。。希望楼主指教！
作者: li_suny    时间: 2012-11-5 15:42
创建Cell的时候，器件类型项package Group选择IC-Bare Die即可。
作者: li_suny    时间: 2012-11-10 23:48
Expedition功能选项

license选项.png (160.2 KB, 下载次数: 5)

license选项.png
作者: li_suny    时间: 2012-11-10 23:50
接续

license.png (119.8 KB, 下载次数: 9)

license.png
作者: kingking168    时间: 2012-11-11 18:42
不错，以后有机会就买去了
作者: richardhjc    时间: 2012-11-13 09:07
俺也买书了，到了后研究一下。
作者: pcb_mingchuang    时间: 2012-11-14 18:31
li_suny,请问 PCB中 布局与布线都布好的情况下，我想把某部分器件与连接挪动到其它的位置，请问有什么方法。谢谢！
作者: li_suny    时间: 2012-11-14 21:13
用电路移动和拷贝命令，Edit-> Circuit move and copy.
作者: pcb_mingchuang    时间: 2012-11-15 11:56
非常感谢 li_suny，问题解决了。
作者: wcl725741    时间: 2012-11-15 15:19
请问EE中能否把电源和地的飞线关掉？
作者: li_suny    时间: 2012-11-15 15:53
wcl725741 发表于 2012-11-15 15:19
' x' \1 Z- e1 w7 _请问EE中能否把电源和地的飞线关掉？
6 E& ?' L3 ?3 k' t: y
可以的，通过NetFilter，参看下图# ?# P3 ?3 E' n# c- \

netfilter.png (225.19 KB, 下载次数: 3)

netfilter.png
作者: wcl725741    时间: 2012-11-16 08:49
哦 ，谢谢li_suny,ok
2 _: a' Q( s  d. l$ z
作者: pcb_mingchuang    时间: 2012-11-19 15:23
在一个PCB设计中，只有一个板框。想把主板与几块附板做成拼板的方式，请问如何设计？
作者: liu525670    时间: 2012-11-19 15:54
张湘岳 发表于 2012-10-26 10:00 5 O% p  k' P, \7 P; P' d
在安装文件里面有个介绍smart utility的PDF文档，你找找看。\MentorGraphics\7.9EE\SDD_HOME\SmartUtilit ...
4 Z: r6 R/ o, a
请问一下在WG2005里面有Smart Utilities吗?我一直没有找到,谢谢!
作者: 张湘岳    时间: 2012-11-19 16:11
liu525670 发表于 2012-11-19 15:54 : E7 j% e9 P9 w; w( c) I$ n8 a' g) ]
请问一下在WG2005里面有Smart Utilities吗?我一直没有找到,谢谢!

4 O. J1 }7 C9 m( a05我不太清楚。07这个是安装的时候自己选择的，选了的话工具栏会多一个smart utility选项。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2