EDA365电子工程师网

标题: 关于via在负片层全连接的问题 [打印本页]

作者: fengjiqiang 时间: 2012-9-8 08:40
标题: 关于via在负片层全连接的问题
自己用ALLEGRO做的via，设计了flash，内层也设成了负片，为什么和内层shape相同网络的VIA仍是全连接？不知道问题出在哪里，求分析，求解答。

作者: weixiongnt 时间: 2012-9-9 19:23
可否发几张图片上来看看

作者: fengjiqiang 时间: 2012-9-9 23:37
如如设置

VIA10.jpg (28.8 KB, 下载次数: 1)

作者: weixiongnt 时间: 2012-9-11 18:55
呵呵我是是学习Allegro的新手你可以把帖子发到Allegro论坛区那边的高手多

作者: wpcgood 时间: 2012-9-12 09:16
如果内层是Power或者GND你应该可以清晰的看到

作者: fengjiqiang 时间: 2012-9-15 08:24
已经知道原因了，是软件设置问题；

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)