EDA365电子工程师网

标题: 关于allegro16.5 BUS仿真 [打印本页]

---

作者: cousins    时间: 2012-9-6 19:42
标题: 关于allegro16.5 BUS仿真
我用的是crack的版本，仿bus可以正常输出波形，但是生成的report里没有timing的数据，只有一些logic level以及noise margin的讯息.
; m# {1 s; a0 O9 X: Y! ~想请问下用过crack的是否也有我这种现象，还是说我的设置有问题。
/ d3 [# `2 N3 A1 k6 r0 TDDR的Model是Micron的MT41J256M16HA
DDR controller的Model由于NDS的关系不方便提供

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2