EDA365电子工程师网

标题: 请教叠层参数影响大不 [打印本页]

作者: whydo    时间: 2012-9-6 11:12
标题: 请教叠层参数影响大不
新按样板画了一个BGA封装,4片DDR2的链式结构的板子.8 E( v. h' J1 W8 C' U4 f
作板时没有考虑叠层参数,作出来后,发现内存跑266M时都不够稳定,样板是跑400M的,线长,线宽都是按样板约束作的。
; t' ~* H( [0 u$ n! ~. ]/ v& M在266MHz时,阻抗影响大吗?还是有其它可能?
! q+ \7 S, N4 u0 |8 U; d6 j. `; m
作者: newyk8000    时间: 2012-9-6 20:58
做PCB的时候,没有做阻抗要求?阻抗还是有影响的。你可以适当的提高DDR的电压(1.9V),这样时序裕量会大一些。
作者: eeicciee    时间: 2012-9-6 21:54
样板的约束是怎么样的???DDR2用链式结构?DDR3才可以用的。/ J. d7 j& n1 ~9 n, R9 l
给你的板子截个图发上来大家看看吧。
作者: whydo    时间: 2012-9-7 10:04
谢谢楼上两位,我提高些电压试下,
% Y7 e$ a1 F: U2 a这样的图片不知能否看清

ddr.JPG (170.96 KB, 下载次数: 3)

ddr.JPG

作者: whydo    时间: 2012-9-7 10:05
是DDR3的片子,我的错
作者: eeicciee    时间: 2012-9-7 14:47
以下是个人看法:
* H; T. A. v6 U7 `/ @( Z1、绕线很漂亮,整齐
4 A2 d. V- l% K2、性能上不去,因为走线太长了(DDR3和CPU再近一些,DDR3相互之间也可以再近一些)
作者: 在水一方@羽球    时间: 2012-9-7 15:07
我说嘛,DDR2的怎么可能走链式结构呢!首先cpu跟DDR确实有点远,不知道那中间的空间你留出来做什么用的!建议稍微靠一靠。其次就是你的阻抗的匹配,EMC的考虑。。
作者: wangjing    时间: 2012-9-7 15:11
还是阻抗的问题,我见过比这长的。不做阻抗肯定是不行的
作者: whydo    时间: 2012-9-18 10:24
重新投板了,期待有好结果
作者: eeicciee    时间: 2012-9-18 10:42
whydo 发表于 2012-9-18 10:24 1 g7 ^% D; A  ]* N7 @
重新投板了,期待有好结果
7 _! w  q0 l0 R, t. l
重新投板后的图片也发来看看吧1!!




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2