EDA365电子工程师网

标题: 关于cycloneIII电路设计的问题，请大侠解答 [打印本页]

---

作者: mm201    时间: 2012-8-29 16:52
标题: 关于cycloneIII电路设计的问题，请大侠解答
上图是cycloneIII pin information中给出的说明，我想把PLL4_CLKOUT_p和PLL4_CLKOUT_n用作两个单端时钟，每一个单端时钟来驱动2路DAC，这样设计有没有问题？？（因为我担心如果只用PLL4_CLKOUT_p来驱动4路DAC的话，驱动能力是否足够？？）
! B4 @" o7 P, m7 L! \% o请各位帮忙解答一下，谢谢

[HXF1O[KN3R_PVCEI$U~OS3.jpg (22.54 KB, 下载次数: 2)

下载附件  保存到相册

2012-8-29 16:46 上传

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2