EDA365电子工程师网
标题:
Verify design 中test points 中检查什么
[打印本页]
作者:
chunyan630
时间:
2012-8-21 18:01
标题:
Verify design 中test points 中检查什么
Verify design 中test points 中检查什么内容
2 l+ m8 M& t9 e8 h- x2 _( P
# R) m3 O7 K- X% a, G" }, `
' y! _: _7 \9 m
我怎么放他都报错
1.JPG
(60.52 KB, 下载次数: 9)
下载附件
保存到相册
2012-8-21 17:59 上传
作者:
624132806
时间:
2012-8-22 11:08
测试点！
作者:
chunyan630
时间:
2012-8-22 14:52
{:soso_e115:}
; Q( }7 g! p* [6 _/ P1 \% V
( O& Q+ @. j7 x' o" }( z2 q
检查测试点的什么内容
J# T1 P0 B" B4 }, \
可以自动加测试点 但加完了要检查
作者:
zhangjinhe
时间:
2012-8-22 16:40
楼上要说明白
作者:
chunyan630
时间:
2012-8-23 14:35
请不要灌水
作者:
sunnytemp
时间:
2012-9-5 16:42
貌似检查哪些NET没有添加测试点，没有的都会报错！
作者:
黑牛
时间:
2012-9-8 15:51
应该是有报错啦，有什么距离啊，或者说什么两个点被代替了，只是没看大懂是什么意思
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
