EDA365电子工程师网

标题: designer学习求助贴 [打印本页]

作者: beyondoptic 时间: 2012-8-20 17:18
标题: designer学习求助贴
本帖最后由 beyondoptic 于 2012-8-22 17:57 编辑

1，请问一下一般仿真SSN是用什么软件仿真的？

2，我从星空电子上下载了一个仿真SSN的工程文件，是用designer做的（见附件）。这个工程文件有些地方不明白
工程文件有很多地方是断开的，比如U27 D1就是输出的buffer是断开的，接收端D2 D3和接收端的buffer也是断开的，这三个地方为什么会断开？

ssn.rar

34.27 KB, 下载次数: 9, 下载积分: 威望 -5

作者: yuxuan51 时间: 2012-8-20 18:28
一般SSN的仿真是由电磁场仿真软件和时域链路仿真软件组合来仿真的，类如ansoft的siwave和designer（或者是Hspice，ADS等等），当然也有仿真软件把它们做到了一起省了客户倒数据的麻烦，比如sigrity，可以参考一下这个帖子里的讨论：https://www.eda365.com/thread-65884-1-2.html

那个buffer输出或者输入线的断开确实是断开的，但是仅仅是线断开，他在断开的两端都写了一样的net名，通过net名把两端连了起来，像画原理图那样，仔细看下可以发现。

作者: beyondoptic 时间: 2012-8-21 08:39
我有想过他们名字是一样的是不是连在一起的，只是对这个软件不是很熟。

如果他们都链接起来的话，接收端应该还包括串扰吧，三组线在一起，串扰也会传到接收端。probe是信号和电源平面的之间的电压，但有时候电源平面也可以作为信号回流的参考平面啊。

作者: beyondoptic 时间: 2012-8-21 08:44
另外sigrity仿真SSN确实比较容易，不过内部算法应该和这个差不多吧，不知道我把串扰想进去是不是想多了

作者: yuxuan51 时间: 2012-8-21 08:48
当然有串扰啊，只不过串扰幅度是大还是小的问题

作者: beyondoptic 时间: 2012-8-21 09:26
看了sigrity板块那个帖子，确实是软件自动界面友好的就不知道软件后台怎么做的，designer可能麻烦点会对软件怎么去仿真SSN会了解一些。建议大家能给熟练运用两到三个平台。

作者: beyondoptic 时间: 2012-8-22 15:55
斑竹如果我自己加的是IO buffer
那我每个pin要怎么接啊？{:soso_e115:}

Snap1.jpg (19.67 KB, 下载次数: 1)

作者: yuxuan51 时间: 2012-8-22 16:47

beyondoptic 发表于 2012-8-22 15:55
/ l' [8 L& P4 H; i! G2 o7 C% S斑竹如果我自己加的是IO buffer8 g3 \' D7 m* s; W* I+ F1 }
那我每个pin要怎么接啊？

囧了，不是一样接么，该接电源的接电源，该接地的接地，该接信号的接信号，该接使能的接使能，该接输出的接输出，不过记得要将模型属性里的“power=on”改成“power=off”　，为啥要这么改请轻移莲步至该贴https://www.eda365.com/thread-65410-1-2.html

作者: beyondoptic 时间: 2012-8-22 17:46
{:soso_e127:}

我说一下连接方法斑竹帮忙确认下：
1接plus
2 5可以悬空
6接一个芯片的直流电平
3接芯片的信号脚
4接芯片的power脚

作者: yuxuan51 时间: 2012-8-22 18:42

beyondoptic 发表于 2012-8-22 17:46 - S* G1 j. T1 |7 r# B
我说一下连接方法斑竹帮忙确认下：1 f/ C" G2 P" j3 } {) d3 [
1接plus
% U) _! v) t2 e7 I+ u2 5可以悬空

错了

1接激励信号
2接从S参数引出来的供电电压
5接地
6是使能脚，接低电平输出还是高电平输出看模型里的定义
3为信号的输出或者输入
4可以悬空

作者: 某人马甲 时间: 2012-8-23 09:28
本帖最后由某人马甲于 2012-8-23 09:47 编辑

我顺便问下designer6的Solver on Demand具体什么意思，怎么应用啊斑竹

作者: beyondoptic 时间: 2012-8-23 09:56
斑竹如果IO做输入的话1pin也应该悬空吧？

作者: yuxuan51 时间: 2012-8-23 10:08

beyondoptic 发表于 2012-8-23 09:56
# k/ P$ c# V2 t- l0 E% O斑竹如果IO做输入的话1pin也应该悬空吧？

做输入端可以悬空，做输出端要是不加激励源就是悬空

作者: yuxuan51 时间: 2012-8-23 10:08

某人马甲发表于 2012-8-23 09:28 ' E2 P' x: d# N- O
我顺便问下designer6的Solver on Demand具体什么意思，怎么应用啊斑竹

没看懂啥意思啊

作者: beyondoptic 时间: 2012-8-23 10:41
[warning] models:vsource(warning): b_io6_17.dc_src_pd - eliminating self-looping zero valued DC voltage source (10:39:00 上午  八月 23, 2012)
[warning] models:vsource(warning): b_io6_2.dc_src_pd - eliminating self-looping zero valued DC voltage source (10:39:01 上午  八月 23, 2012)
[warning] models:vsource(warning): b_io6_20.dc_src_pd - eliminating self-looping zero valued DC voltage source (10:39:01 上午  八月 23, 2012)
[warning] models:vsource(warning): b_io6_23.dc_src_pd - eliminating self-looping zero valued DC voltage source (10:39:01 上午  八月 23, 2012)
[warning] models:vsource(warning): b_io6_5.dc_src_pd - eliminating self-looping zero valued DC voltage source (10:39:01 上午  八月 23, 2012)
[warning] models:vsource(warning): b_io6_8.dc_src_pd - eliminating self-looping zero valued DC voltage source (10:39:01 上午  八月 23, 2012)
这个警告是神马意思啊

作者: beyondoptic 时间: 2012-8-23 11:04
上传工程文件，帮忙看看

h5tq1g63bfr.rar

48.9 KB, 下载次数: 3, 下载积分: 威望 -5

test.rar

41.71 KB, 下载次数: 4, 下载积分: 威望 -5

作者: yuxuan51 时间: 2012-8-23 11:18

beyondoptic 发表于 2012-8-23 10:41 6 P- s7 d/ {) w# Z. P- Y
[warning] models:vsource(warning): b_io6_17.dc_src_pd - eliminating self-looping zero valued DC ...

上面不是说了么，让你把power=on改成power=off

还有IO buffer作为输入端使用时输入信号要接IO脚，不要接logic in脚，logic in脚可以悬空

作者: buymoreba 时间: 2014-1-15 10:38
提醒一下初学者，这个例子中作者在s参数模型上输入和输出对应有点错误，正确应该是U27_12对应U37_4,U27_11对应U37_15,U27_10对应U37_5。否则出来的波形逻辑上有错误。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)