EDA365电子工程师网

标题: 求助：铺铜走线的阻抗是多少？ [打印本页]

作者: xiaochaoaction 时间: 2012-8-18 19:45
标题: 求助：铺铜走线的阻抗是多少？
请教一下有经验的PCB布板大侠，我们对于一些阻抗要求不严格的走线（就是在加工的时候不会有比如说差分线的阻抗是100欧姆，DDR部分的走线阻抗是50欧姆），在加工的时候没有特殊要求的一些线，厂商最终走出的那些线的阻抗是多少？是没有固定值任意的吗？还是在50欧姆~75欧姆之间？现在在仿真，不知道这些线的阻抗该设置多少合适。。。万分感谢！！！

作者: jekyllcao 时间: 2012-8-18 20:00
single end 一般在35~55欧姆左右， differential pair 一般在85~100欧姆左右.

作者: xiaochaoaction 时间: 2012-8-18 20:16

jekyllcao 发表于 2012-8-18 20:00
: j9 c1 M; v* I& V% U. osingle end 一般在35~55欧姆左右， differential pair 一般在85~100欧姆左右.

那为什么仿真的时候，好多单端走线的电阻设置的是65ohm，这个解释不通啊。。。

作者: jekyllcao 时间: 2012-8-18 20:40
我个人的看法是single end 阻抗越大，信号Trace就越细。4 mil线宽的信号阻抗50欧姆以上。除非你可以把信号的线宽设计的更细，这对PCB制造的技术要就及成本都要提高。当你设计60~75欧姆的single end时，就要把信号Trace的相邻参考层拿掉，让其参考下一层，不然你的叠层很难叠出来。

作者: xiaochaoaction 时间: 2012-8-18 21:17

jekyllcao 发表于 2012-8-18 20:40 . d. T4 I$ x3 Q6 M
我个人的看法是single end 阻抗越大，信号Trace就越细。4 mil线宽的信号阻抗50欧姆以上。除非你可以把信号的 ...

明白了，谢谢！{:soso_e183:}

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)