EDA365电子工程师网

标题: 请教: Protel覆铜的问题 [打印本页]

作者: tomorrowst 时间: 2008-7-15 11:26
标题: 请教: Protel覆铜的问题
PCB覆铜的时候, 有一些贴片的大封装的电感, 或者滑阻, 元件底下中间空白的地方都会铺上铜, 如图所示. 请问一下怎样才能这些地方不铺上铜, 或者说对于个别元件铺铜范围限制在其top overlay的范围外面? 用pologon画线绕过该元件的方法比较麻烦, 尤其遇到很多个此类元件时效果也不好. 请问大家这个问题是怎么解决的? 谢谢!

作者: edalulu0201 时间: 2008-7-16 11:56
在设计规则里面设置

作者: tomorrowst 时间: 2008-7-17 15:22
请问一下是在规则里的哪一项进行设置? 可以详细说明一下吗? 谢谢!

作者: edalulu0201 时间: 2008-7-20 14:30
99的铺铜不太好！你可以试下以下方法：
比如，你不想在TOP层某个地方铺铜，可以先用TRACK将其圈起来，然后铺铜的时候选择REMOVE　DEAD　COPPER，如下图：

另外应该还有其它办法，比如通过设计规则来设置（通过设置距离），但我刚刚试了下没成功，后面再看看。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)