EDA365电子工程师网

标题: 六层板将中间信号层（L2、L3）空白分割了电源，这样分割电源效果好吗？ [打印本页]
作者: 星星点灯    时间: 2012-6-24 12:36
标题: 六层板将中间信号层（L2、L3）空白分割了电源，这样分割电源效果好吗？
六层板结构如下：7 {0 u) w8 `. J2 K3 K/ Y/ {
TOP
' m, r3 \2 G4 T. x7 a- jGND$ @. R! s) N3 J+ {6 o1 [
L27 s. d5 D  `, s0 w; |* T  W0 ]
L3! g* {. s* Q, o
POWER
3 L9 ^& m0 W5 a: KBOTTOM
8 T8 Z! l7 P9 O6 P* N其中L2、L3被分割如下图：; x8 M- O) R2 o7 s/ z4 u. {* F
（紫色1.2V；绿色2.5V；棕色3.6V）

L2.jpg (55 KB, 下载次数: 0)

L2.jpg

L3.jpg (57.75 KB, 下载次数: 0)

L3.jpg
作者: 飞扬PCB    时间: 2012-6-24 20:40
由于没有具体板子，依据LZ的两张图片，所得的结论，可能有些片面，还望谅解，如有不当之处，望指正。
& T& B1 _$ @% G  V, ^9 v5 ^
6 d' i$ w3 a) Q* S1 A  g/ f0 r1.2V基本上是core电压，不知为何分的这么散。1 S; f' C; U2 v/ B- c) d
既然有分配power层，为什么在其它层还会有这么多电压。
+ l+ X2 _* V! x. T! G$ {3 @1 s铜皮的尖角还是再处理下比较好。注意通道问题。6 G4 M. n4 u2 a- L( Z
. I) t8 C  [, R) b
如果是top层主放器件的话，你的信号走线层分配有些不合理。
: W+ ?+ z' K4 o  D$ {
- @+ {9 }1 \4 `, Z0 Q- h4 m& q可以把板子发给我，我可以再帮你仔细看看。  U# N  G6 |  j2 i6 x& W
作者: 星星点灯    时间: 2012-6-24 21:26
飞扬PCB 发表于 2012-6-24 20:40 6 ^* Q4 X+ d3 E* h8 N6 k1 q
由于没有具体板子，依据LZ的两张图片，所得的结论，可能有些片面，还望谅解，如有不当之处，望指正。
. `' M' Q- X* s5 {& v  R
% p% J0 I' i$ b+ O+ {) y1. ...
* M1 U$ ~8 ]. u/ ?* V$ J
板子上还有3.3V，其中POWER层整个敷的是3.3V啊！
$ A0 ^7 ^( a, ^9 o  X, x因为板子上有六种电压，在POWER层不是很好分割，所以在L2、L3层上分割了图上几种电压啊，这样分割行吗？对SI，PI有什么影响吗？
作者: bluemare    时间: 2012-6-24 23:59
支离破碎啊这铜皮分的
作者: bluemare    时间: 2012-6-25 00:01
完全可以在3.3v power层分出一点区域给某个电压的，这样的话，甚至就可以考虑有2个gnd层，对你这些差分线对有好处。
作者: 星星点灯    时间: 2012-6-25 22:19
bluemare 发表于 2012-6-25 00:01
0 `5 V1 B% U7 l: U7 U. \完全可以在3.3v power层分出一点区域给某个电压的，这样的话，甚至就可以考虑有2个gnd层，对你这些差分线对 ...

1 L/ p) Q, }$ h( F3 U- G1 Y考虑有2个gnd层???  % f/ R6 k0 y7 F- `/ l5 K) h
如果我将L2、L3上分割的电源在POWER层给分出来，那我L2、L3层的空白处是敷地，还是什么也不敷啊？
作者: bluemare    时间: 2012-6-25 23:26
电源分割这么惨，跟你的布局是有很大关系，不知是否因为布局跟结构有关，因而定死了；否则，我觉得你需要先考虑修正布局，令同电源的器件尽量在一个较小而完整的区域内。
作者: bluemare    时间: 2012-6-25 23:29
星星点灯 发表于 2012-6-25 22:19 ) H8 C" b1 R' |9 E" u
考虑有2个gnd层???  * }  R$ S# l* d% B( ^4 E
如果我将L2、L3上分割的电源在POWER层给分出来，那我L2、L3层的空白处是敷地，还是 ...

) e9 w/ B/ x+ I1 ]6 g9 }4 P) D就算考虑在power层分一些区域给某电源，也需考虑全局问题，怕你治标不治本，比如，在power层分区，会带来某些via没电源的问题。还是先整体考虑一下布局，再考虑有效电源划分吧
作者: dsws    时间: 2012-6-26 12:14
可能LZ忽略了板厚和阻抗的问题。* {0 H$ f# B6 R& E8 b
如果你的板子是1.0MM厚度，那么，你相邻两个信号空的地方铺铜，会影响到相邻信号层信号的阻抗，而且影响是比较大的；如果是1.6MM或者更厚的板厚，这个相邻层阻抗的影响就不大了；$ t' W8 W/ M' l3 d4 T. Y5 B3 y
core电压可能会有瓶颈 L2、3 层空的地方不建议都铺地铜铜，电源除外；但是L2、3 层靠近板边建议铺一圈地铜，和GND平齐，然后打VIA，做EMC优化。
作者: lgl2466    时间: 2012-6-26 14:54
学习了
作者: 星星点灯    时间: 2012-6-26 18:38
bluemare 发表于 2012-6-25 23:26
% p0 d, T! g7 s+ P电源分割这么惨，跟你的布局是有很大关系，不知是否因为布局跟结构有关，因而定死了；否则，我觉得你需要先 ...
! B& X" R# j0 v0 J
我就是因为布局跟结构有关，两BGA芯片、接插座都是结构定死了的，不能动啊！
作者: 星星点灯    时间: 2012-6-26 18:50
dsws 发表于 2012-6-26 12:14
/ U4 q0 W1 q% P1 @  b+ S. [可能LZ忽略了板厚和阻抗的问题。
1 j  p! I( T; E# h( b/ Z+ x如果你的板子是1.0MM厚度，那么，你相邻两个信号空的地方铺铜，会影响到相 ...

+ R2 T7 u9 b5 n5 W- a板子是1.6MM厚度，板边我铺一圈地铜，也打了过孔4 y+ L6 B% J! F7 Y3 J0 ^
你说“ L2、3 层空的地方不建议都铺地铜铜”。假如我不在L2、3上分割电源，那么空白处也不铺地铜吗？就让空看什么也不铺？
) N4 o) J' \: w& c2 d5 Y7 c0 F希望给个建议..........
作者: rx_78gp02a    时间: 2012-6-26 21:11
总的来说，六层不可能做到很好的电源耦合平面（电源平面有相邻的地平面），本身power和gnd距离就很远，而且，如果把电源全部划到POWER层，又会带来跨分割问题。信号层是可以放电源的，阻抗线最好距离铜皮远一点，比如20mil。电流大的地方比如core电压，铜皮是越粗越好。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2