EDA365电子工程师网

标题: 共享资源，8层板，求分析 [打印本页]
作者: lingyun08    时间: 2012-6-6 10:51
标题: 共享资源，8层板，求分析
同事不知道从哪弄到的，共享下，求高手分析

PADS8layer_CFI-S99rcp_06191.rar

2.4 MB, 阅读权限: 9, 下载次数: 2121, 下载积分: 威望 -5

望加精
作者: dzwinner    时间: 2012-6-7 14:36
刚下下来看了看，很漂亮！其他方面慢慢研究！
作者: dzwinner    时间: 2012-6-7 15:02
他的电源分割很复杂！值得推敲！
作者: dengzs2008    时间: 2012-6-8 00:14
看看，顶一个，期待
作者: dengzs2008    时间: 2012-6-8 00:28
有没有看后做点评的，欢迎踊跃发言啦
作者: huangzj    时间: 2012-6-8 08:45
1 ，叠层不理想，第二层为power，顶层走线这么多还有很多重要的高速信号线，这样使得top层走线回流路径很长，而且电源层的噪声会对top有影响
' W% z1 r) g& ^/ h7 {- W2，电源处理不咋的9 W8 _' I& `* i- |1 ?/ z7 e. ?
3，各个对称层残铜率不一样，特别是第六层和第三层。这样对生产不好，容易产生翘起，. ]* D7 F; y" t1 F1 Z, P  @
4，第七层没看到铺铜啊，不知道什么回事7 G& s7 S& T7 n8 o+ j
5，阻抗控制了吗？怎么看走线线宽都是一样的啊，等等
作者: Jolie    时间: 2012-6-8 10:01
传说中滴主板
作者: purnedy    时间: 2012-6-8 10:49
谢谢分享，
作者: part99    时间: 2012-6-8 11:11
huangzj 发表于 2012-6-7 19:45
9 g3 M$ ^) }4 x/ @+ j9 [& B  s1 ，叠层不理想，第二层为power，顶层走线这么多还有很多重要的高速信号线，这样使得top层走线回流路径很长 ...
3 z* m, Z9 x% Y1 i. j* J
高手！
( Q; w$ N0 Y! N不过对最后一点，我看了，应该阻抗匹配是做了，因为，大部分的单端50欧姆，网口差分100欧姆，USB差分90欧姆，线宽和线距的确是不一样。3 I# Y' Y+ b/ N- J
该板应该是一个老手的作品，该考虑的事情也都考虑了，算不错的。
作者: jimmy    时间: 2012-6-8 14:30
1，第七层竟然是空层。
% k/ Q# {+ ?2 i. W/ c
8 N2 s) S8 ^1 K5 }/ X5 o9 b2，表贴器件全用了全连接。; Y- G9 W; P9 ]- g- W- t
# h9 ~$ ^, D% @
3，时钟线的线宽竟然突变（如R105等）. F, s6 T# Q2 O

8 s& \) \( T( @" p4，没有做到3W，串扰严重
/ G8 t6 i4 {4 N, d8 Z6 M; g6 I3 h  r7 [: u5 B" x
5，很多对高速差分线竟然绕错。（如DIMM2.U17等)
* h( D, g# Z3 P) ~8 b, l& u
0 ^# C- I: d; W- ?7 n6，层叠不平衡（设计上也没有作平衡补偿处理）% K3 ~5 R. c+ h# H) Z  P5 e
: V1 Q3 g; C- w# `0 ~+ @8 n
7，晶体的布线待优化，没按类差分3 A, z1 z8 r; t) ~, j! j+ f6 ^

6 Z7 y: i0 w7 \0 q9 r. g8，网口变压器没有挖空处理
; U, p. y0 d( i, R7 r% k" D- O" M
9，整板没作阻抗控制（J6，J7这里就看得出来）- B$ D+ k% L( u" Z
# @; |3 u9 l' e! I7 e+ F
10，过孔打得太粗糙，就像老母鸡下蛋。将平面隔断了。6 |! k3 j! E* u+ s  e
, e5 c; N2 W4 p8 S) l
11，布局不足：3 L4 S3 y' O% ^

, L4 M- F9 B" E, _$ |) X电解电容（左右方向）有两种方向
0 Y4 b1 O0 G- ]( y: S* @, p  g8 v- F
电解电容放在电源芯片两边，靠得很近，电容的寿命很危险。/ i" U0 v2 E6 O$ C6 v

  a; v- @" S7 n. M! Y/ _电解电容靠电感（如L18等）相当近。, O8 W: D3 t, e4 Z9 t, C
5 b) I& ?1 f: E3 @2 L
。。。+ o) R3 m- T$ s1 u
8 [2 A+ E6 V0 Y! L
惨不忍睹!7 x* g# P5 \/ w. N0 u2 M2 ~+ Z

- n4 D0 m+ q: _# [/ D9 ^" a6 ?9 y4 b1 t' E0 @+ ?2 m4 f8 K
( Y) q# R  I! h9 w5 S$ v8 y3 o+ T7 l

5 m/ r* o/ S/ @( F, @. z( h4 I$ q' E1 h- i
作者: lingyun08    时间: 2012-6-8 16:33
，有大师来了。评价的好中肯哈，要好好学习的。板上的时间和其他的可能有影响的我删了，应该是05年的作品，本人看见了见谅啊。顺便再次求教如何像他这样画圆弧（除了router里面的accordion或者是直接add arc）
作者: 黑驴蹄子    时间: 2012-6-8 16:39
这种板子用AD画  不要卡死啊{:soso_e126:}
作者: TZD123456789    时间: 2012-6-12 16:23
jimmy 发表于 2012-6-8 14:30 % z* |, n/ }/ N' W& [6 a. ^; U
1，第七层竟然是空层。
! R0 U8 K4 B+ S( ~" J( Q5 j7 _
! g  T6 O( Z- ^' k/ B2，表贴器件全用了全连接。
8 {. q! f: h$ V" U. D
您好，我的见解：楼主说惨不忍睹，我觉得也没那么夸张。9 l  s' ^( B6 o* V8 v
表贴器件全连接的话，机贴没有问题且电气性能更良好，花焊盘手焊有较大优点。
& j. q0 M; M# t1 e关于3W的原则，准确的说应该是3H，即叠层吧。9 A) n1 j5 I* A4 F
过孔打的是比较近，导致铺铜不能完美。设计使用width=5mil，改用1mil,可以更完美的。0 Q9 ?, p" @4 a6 g
请教关于电解电容寿命的问题，是否离电源近，纹波大瞬间电压损伤？
8 s2 i4 B0 y$ o" `关于设计，我认为电源层的20H原则没有吧，所以电脑辐射这么大。。。
作者: xiaoyilong2010    时间: 2012-6-12 16:37
学习了
& K, f: C' V) ?
作者: ppp    时间: 2012-6-12 17:02
下了学习一下
作者: jason_han_2005    时间: 2012-6-26 23:19
很好,学习学习
作者: ycw    时间: 2012-6-27 10:05
学习了
9 ~1 \* m# T$ o' m
作者: chensc    时间: 2012-6-27 11:27
新手路过，不发表意见
作者: a838899    时间: 2012-11-14 19:47
看看 哈哈
作者: yiyi305    时间: 2012-11-26 10:04
学习了
作者: chenjf    时间: 2012-11-26 11:11
看看，呵呵
作者: flywinder    时间: 2012-11-26 11:22
jimmy 发表于 2012-6-8 14:30
( ]& E; b- ]( K5 t: f2 s6 W1，第七层竟然是空层。
& e( f, q/ a6 _! f8 A1 Y
  N0 ]! H# d; A2，表贴器件全用了全连接。
, x( a  _; H2 D' B1 {
请教下jimmy，电解电容布局有什么要求呢，要离芯片远一点 还是？
作者: serenaxu    时间: 2012-11-26 13:19
请问Top层的字符（0.1mm）不会短路吗？
作者: Huangxh    时间: 2012-11-26 14:02
粗粗一看，可以避免的问题如下：1 C- J* L% H  L. V
1、相连走线层平行走线太多，走线时注意下就可以避免的串扰；, a4 _5 {' b  i' E& q6 M. Q
2、绕等长尽量在信号的传输方向上绕，绕圆弧出于什么考虑？如果是速率高的话是不是整个网络都圆弧处理更佳？
2 ~0 i1 Z6 G; \9 q7 t  N& R2 q& G, N3、走线穿小封装贴片管脚，如0603，
/ n! }3 F: l5 f* p4 P4 N2 c6 S/ g4、上下拉电阻焊盘散热处理不佳，容易“立碑”。( N9 \& v7 k' ^' ~. B2 z
5、锐角走线、歪线较多。
作者: jzy913    时间: 2012-11-30 15:06
好资源，好点评。
作者: 汇坛小散    时间: 2012-11-30 16:26
学习一



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2