EDA365电子工程师网

标题: shape的问题 [打印本页]
作者: lmf159    时间: 2012-5-28 12:48
标题: shape的问题
做了一个电解电容的封装,结果在出光绘时出错:shape boundary may not cross itself .问题是丝印层的shape有一个地方太小,出不了.
1 T* D3 O" D: K+ t% T, m电解电容的封装图如下:
5 d# I" E* {$ p6 R2 q3 P! S3 N . \  ]! x9 H; S4 x' W
想请教一下: 在做package是如何检测这个shape是否有问题.4 Z$ T7 v/ y3 G0 k
& X5 k1 ~% B. r, L9 @
还有一个问题是,做hole时将规则焊盘的大小设为0, 出光绘是多了个直径为0的D码, 怎么处理?
作者: lmf159    时间: 2012-5-29 09:04
做hole时将规则焊盘设为NULL, 就没这个问题了.呵 呵
$ }5 _/ ~* u8 f- ~! q8 b8 `. u  Y* f+ I
那个做package是如何检测丝印层shape是否有问题,有没有大虾支个招啊?
作者: wangxs_song    时间: 2012-5-29 09:07
CM中有相关的选项，选off就ok。
作者: lmf159    时间: 2012-5-29 13:05
楼上的,能详细点吗? 谢了



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2