EDA365电子工程师网

标题: 去耦电容放置在BGA pad的via上DRC检查如何设置不报错 [打印本页]

作者: 骑驴找宝马 时间: 2012-5-23 11:24
标题: 去耦电容放置在BGA pad的via上DRC检查如何设置不报错
请问这样放置BGA的去耦电容，如何设置才能让DRC不报错？

去耦电容放在BGA pad 的via上.JPG (30.53 KB, 下载次数: 3)

作者: 骑驴找宝马 时间: 2012-5-23 15:30
没人帮忙吗？我现在报了一堆PV的问题

:'(

作者: wwddss_1976 时间: 2012-5-23 22:16
DRC模式下设置中关闭相应DRC检测就行了

作者: procomm1722 时间: 2012-5-24 10:49
您的問題應該是 Via on Pad 的問題.
通常是不允許的. 如果要不想要有 DRC , 則兩個方式可處理.
1. 直接 Waive DRC , 或是下 No DRC 這個 properity , 不過不建議如此操作.
2. 在Constraint manager 中 , 在Analysis mode 裡面去把 SMD pin mode 功能設定出來使用.

Snap1.jpg (41.24 KB, 下载次数: 1)

作者: 骑驴找宝马 时间: 2012-5-24 14:59
谢谢你，procomm1722

作者: xiaochenchu 时间: 2012-5-24 15:43
为啥这么放啊？

作者: 骑驴找宝马 时间: 2012-5-24 15:55
BGA间距太小啊，没办法，还是尽量不要把via放pad上

作者: xiaochenchu 时间: 2012-5-28 07:16
你那三个pin是一个网络的，可以top层走线，然后用一个via，就可以给去耦留个位置了。。。

作者: 骑驴找宝马 时间: 2012-5-28 09:48
BGA深度太深，走TOP是没机会了，不知道你们做过没有，是freescale的i.MX53,比较难搞

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)