EDA365电子工程师网

标题: 寻求电路板层叠结构,阻抗计算,参数指标的行家帮助 [打印本页]
作者: zengeronline    时间: 2012-4-6 12:07
标题: 寻求电路板层叠结构,阻抗计算,参数指标的行家帮助
本帖最后由 zengeronline 于 2012-4-9 21:51 编辑 . G$ B9 Y: g2 }( _' z: e
- \" @' T; r. ]5 Q
大家好,我需要设计一个板厚为1.6mm,层叠结构为top-ground-signal-signal-power-bottom的六层板.2 [4 T1 M/ r9 B+ d- w( V# l
我用allegro以经把线都差不多链完了,只剩一些需要绕等长的地方的一些器件地没链.  V2 w  h! O; X2 \4 a
现在需要先做阻抗设计
5 Y3 w" T8 J6 ^. @8 e4 Z3 U9 |  @5 e单端50ohm,差分100ohm+ R* D' O& m/ q* @2 g  W
在做的时候参考了本论坛的贴子,但是还是有一些疑问,希望得到行家的帮组
  v; V) k5 V# B: d" ]因为疑问比较零碎,不好在论坛上提,所以希望热心的朋友加我的qq,15831****,谢谢) {3 n6 W6 o4 z- K  N; `7 O
' g3 C2 V5 N, a) U
+ \: b3 {! g+ t
比如有个疑问就是
, e. s3 Z& ~# O6 [$ S; G/ J下面的这个层叠制版厂能否制作,有什么样的问题,和一般的六层板层叠结构制作收费上有什么差异2 A; j1 `& h5 V
' X/ a; p: ^5 l7 M- r  S

8 X8 Z6 a  S+ e6 Z8 u  n+ |! Csilkscreen top      : ()[]. Z) O' d# R# s' A
soldermask top      : ()[]
2 o* q4 x) l* O  a, N' n) D. `paskmask top        : ()[]
# O9 r7 b2 H  x% s/ l* ^" U8 M' Z4 [" k/ }, ^
top                 : 0.6   ( p! }4 g  |- c
-- core             : 4     (0.10MM H/HOZ)[]
& b- E) [( f3 W8 Oground              : 0.6   
6 L) G4 \) {  q! |, F# R" f6 T-- prepreg          : 6     ()[2116+106]
, t% k8 f' \1 ~- k' @signal3             : 1.2   
8 h2 Z$ b  c+ I6 C4 a6 |* R1 L-- core             : 32.63 (0.9MM 1/1OZ)[]3 q1 b0 L3 _% E( }7 O3 N7 Y* d
signal4             : 1.2   ! S/ j7 Y" l) d; S
-- prepreg          : 6     ()[2116+106]1 w4 ]- S) V# q! C
power               : 0.6   
9 k! U) \. u7 s2 t% B0 x-- core             : 4     (0.10MM H/HOZ)[]+ \, `" N* }7 n# M1 ~! R
bottom              : 0.6   
, Z0 m9 s* ~9 ^3 w9 t  s) W" B' ~. e
2 R; O( G3 M# {% J; K1 _4 N) @; w/ G7 Zpastmask bottom     : ()[]3 X3 [' V/ W9 J* N% E
soldermask bottom   : ()[]
7 o( Q  k; K9 ~$ ]2 n; z# M7 asilkscreen bottom   : ()[]" L! I+ U' x& E" q: m! g
$ R0 [3 r5 [, M0 G- s8 \4 B
total               : 62(57.43)
" H" r6 E; _! n1 D. L
0 Y5 ~6 D6 C0 W8 [  h6 ~9 x$ D7 l
2 e8 {! y- P! y, Jps:201204009,抹掉qq
3 n- X( F9 q# E5 N4 j) p
+ S! m( }9 F* N5 Z" ?8 }- v+ Q3 s$ E( T- |
作者: vincent_xiao    时间: 2012-4-6 13:07
:Q:Q:Q
作者: tjukb    时间: 2012-4-6 13:22
楼主，你的这个叠层好像不太对，一般是两块芯板加pp，你这个需要3个core加pp。7 \' N" _2 D5 U* _- B( h  W6 E
作者: hampzhm    时间: 2012-4-6 13:27
这种结构通常被厂家称为"假8层",按照8层板收费.3-4层之间往往需要增加一个core
作者: hampzhm    时间: 2012-4-6 13:48
如果使用你自己这个层叠方式，就是所谓的“core层叠”加工法，应该是特殊工艺了。
作者: zengeronline    时间: 2012-4-6 15:04
哈哈,我问到了 liuyian2011 大哥,他说我的这个结构没有问题,
( [& _; f* V/ J/ Mcore
, N# C% G- u/ W( c% ^% v  |4 lpp
" U# u# z1 q& B$ d4 M& [8 ocore+ ~! Z3 a4 j6 z9 `
pp" f9 d$ B1 e: W7 k/ R( `* }+ ]4 h- m6 h
core+ l8 s+ _6 W1 C
叠起来成为 top-ground-signal-signal-power-bottom
% R- Y, [- X4 a+ k: s! E/ ~我也是想到了上下的两个core板在叠板之前只刻蚀一面,叠好后再处理外层,不知道这样行不行就上来问了,也问了在制作上是否要另加钱, liuyian2011 说他们厂是一样的价格% n+ z, i% M6 t% c
两个core加外层的话在1.6mm的情况下阻抗不好搞,线太粗了,不然就弄成假8层
作者: chengang0103    时间: 2012-4-6 20:48
plane layer 有点薄。
作者: zengeronline    时间: 2012-4-9 13:39
chengang0103 发表于 2012-4-6 20:48 ! C: E$ A8 b. A- a3 K# y3 D8 W
plane layer 有点薄。

" Z% @2 w/ u$ v% L3 Y5 O) D
" @- {* H3 ~7 x呵呵,我已经从新计算后修改为下面的层叠关系了
* c, Z9 p; t3 k; n1 N+ g  v+ o( f; E

" z: E0 R9 ?) M" S' F  a# D9 z
, W, Z- Z8 A: N. h8 q" ?! C7 D  ]* b+ f7 o& \! @  ~
silkscreen top      : ()[]' E7 v1 l/ \+ G! v
soldermask top      : ()[]* K: v. W  f  O( {, m
paskmask top        : ()[]$ L3 u6 L) @5 W4 W4 s3 L6 c

2 V1 E3 N- K8 b! _top                 : 1.7   
7 s  X/ t# `# @+ {-- core             : 4     (0.10MM 1/1OZ)
  ~" b0 m' {$ L% ^ground              : 1.2   
- ]1 p0 e' N% N3 C- C-- prepreg          : 5     [1080*2]" U% J& ^1 S3 h/ @
signal3             : 1.2   
* i  O0 }" q( `3 D+ E) M* q-- core             : 32.63 (0.9MM 1/1OZ)
; L0 y3 G( j! ]signal4             : 1.2   
. u* W2 h  }; K; l2 ^-- prepreg          : 5     [1080*2]0 }1 n  U# f  {
power               : 1.2   : _& p; l0 G/ b
-- core             : 4     (0.10MM 1/1OZ)
" f2 Y. j$ |4 @' C3 T' C2 Fbottom              : 1.7   ( z. @/ b& P) Z1 i% ]+ t/ b

7 t! S. H, N% S% Z9 vpastmask bottom     : ()[]
5 I" A! b* c+ y1 V% ~  C! a  [8 w, Ssoldermask bottom   : ()[]3 {. D# A) a+ c" n. A$ p
silkscreen bottom   : ()[]- H3 \$ [" W) C' F

' L) j$ }2 Y  k- g3 Jtotal               : 63(58.83)2 g7 @, Q! \) j5 @
作者: lgl2466    时间: 2012-4-9 14:51
作者: chengang0103    时间: 2012-4-9 18:50
top bottom镀铜，加锡后的在铜面只增加0.5mil，不知道这样控制有没有难度了。
0 \1 s$ z' q: l! u/ F- B/ H$ y
3 M/ r- Y% q8 O3 d如果板子有重要的信号，还是问下工厂你这样的处理行否，看看阻抗的变化范围。3 F0 O# m8 I0 w5 l' Y9 u
) B* [) c: H& `% @! J
作者: zengeronline    时间: 2012-4-9 21:35
chengang0103 发表于 2012-4-9 18:50 . n3 i& h  a4 a; b
top bottom镀铜，加锡后的在铜面只增加0.5mil，不知道这样控制有没有难度了。
. p' S" Q5 E* y" U/ {9 j" C( l! o1 N  x; g8 t
如果板子有重要的信号，还 ...
; M1 r5 F/ |& ~- t  D! _- {
我上面写的那些参数都来自于网络,实际上也不清楚是否就是这样子的,
; n6 H! W1 w' S9 P5 ^( v据你所知1oz的top层在所有的工艺都处理完后一般会有多厚啊,或者增加多厚?9 T% t/ j: I6 x! S. }" G2 H8 ^
表层有一些重要的信号,底层没有什么线,大部分都走在3,4层,' ]& z' I7 v- E8 y7 G% }: c
我在算阻抗的时候,在polar里面表层是按照1.7mil的厚度来计算的
作者: liuyian2011    时间: 2012-4-10 13:20
内层铜厚为0.5OZ和1OZ,内层铜厚基铜也就是成品的铜厚,因为内层不存在电镀铜，而外层一般情况下如果基铜是0.5OZ,则成品铜厚就是1OZ,因为外层存在电镀铜厚.按此类推如果外层一般情况下基铜是1OZ,则成品铜厚就是1.5OZ,当然也可以加镀至2OZ. 基铜是指基材的铜厚,也被称为下料铜厚,而成品铜厚是指最终成品的铜厚.大家在计算阻抗时Polar软件里的铜厚均为成品铜厚.8 I1 j2 ~  D9 y) s( N1 ~% C
作者: zengeronline    时间: 2012-4-10 15:09
飘小北 发表于 2012-4-10 14:49
, A# y+ m% v6 R就是所谓的“core层叠”加工法，应该是特殊工艺了   感觉不错吧

# B  ]+ V' c/ R. @2 R1 R0 [{:soso_e127:} ,好恐怖的皮卡丘
作者: zengeronline    时间: 2012-4-10 15:18
liuyian2011 发表于 2012-4-10 13:20 # x% N! f$ F6 j" f/ b
内层铜厚为0.5OZ和1OZ,内层铜厚基铜也就是成品的铜厚,因为内层不存在电镀铜，而外层一般情况下如果基铜是0. ...

5 A. H4 }' S/ V4 d- H# w哈哈,很高兴见到你啊,之前向你打电话请教的时候已经告诉我了的,呵呵
. u6 l8 R  g  L- G% }3 V上面的朋友怀疑1oz的基铜(1.2mil)电镀后只增加 0.5mil(最后1.7mil) 这个问题,就回问了一下
/ z9 M; x- y: L& w9 `5 M# Q从你的回答来看是没有错的
作者: liuyian2011    时间: 2012-4-10 16:59
zengeronline 发表于 2012-4-10 15:18 1 `9 P9 i+ t9 ?
哈哈,很高兴见到你啊,之前向你打电话请教的时候已经告诉我了的,呵呵
8 B/ Z/ f8 b9 U+ L上面的朋友怀疑1oz的基铜(1.2mil)电 ...

9 l9 F5 n- v2 m& J要让大家都明白清楚那就好了啊.{:soso_e100:}
作者: s59710210    时间: 2012-4-11 20:36
学习学习
作者: 917406525    时间: 2014-11-6 14:36
作者: liuyian2011    时间: 2014-11-7 21:45




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2