EDA365电子工程师网
标题:
请高手来指点下这个叠构的优劣之处
[打印本页]
作者:
ronnyliu
时间:
2012-3-27 15:24
标题:
请高手来指点下这个叠构的优劣之处
本帖最后由 ronnyliu 于 2012-3-27 15:26 编辑
d( t J: k- s$ p* m
e0 c! e+ Z: }
叠层需求是3个高速层 ，2个PWR PLANE。请问，下面叠层是否合适呀？ 具体参数后续调整，目前先确定下面这个叠层有啥缺点没，适合制作不。
" C% c+ ~" Q; X& K( a! W2 z/ {8 S
先谢谢大侠们了 ~~
7 H0 T% h0 z$ j( P9 L0 `
TOP
8 I# b1 p; J) {1 F* M5 N: \) u! @
L2_GND
9 @7 W# ?8 V' I4 L" T' O0 H" e
L3
4 ], q% P* X9 I1 v/ M1 _
L4_GND
. X! {' ^+ V3 _. ~4 E7 o
L5
4 {) J/ r1 r& m+ B
L6_PWR
2 p7 n$ s4 F2 c
L7_PWR
3 U: h; W! s0 `$ G# K
L8
( a) D& d. c5 ]% v
L9_GND
& a& R: Y) M) f% g
BOTTOM
作者:
ronnyliu
时间:
2012-3-27 15:36
自己得顶顶啊~~~~
作者:
hoto123456
时间:
2012-3-27 15:46
把两个电源层分开吧，干扰比较大，可以采用以下叠层：
8 a# M4 P1 g3 K! | E4 U$ F. V
TOP
; z% ^0 H F, @$ v
L2_GND
' C& }, ^9 b) m. g/ h4 u6 n
L3
. x# H& ^; f" S# R( W
L4_PWR
3 Y: O6 [3 J* k% H5 p
L5
$ z1 D) P- C2 d, B! } x* e! k7 a
L6_GND
, J' Y% j& h3 g% J$ W- j" X1 d
L7_PWR
% Z8 Y4 W: Z' D
L8
1 }/ ^3 H; e7 N
L9_GND
* L3 h' ?1 N" C3 p/ i+ L t
BOTTOM
作者:
ronnyliu
时间:
2012-3-27 16:12
本帖最后由 ronnyliu 于 2012-3-27 16:18 编辑
- P, |% ?, i1 f/ _- n
7 J+ P1 Z5 S6 L' @. V& G
谢谢楼上兄弟的建议。
2 _* z& @0 C% \( \' @
L5层是调整与L4_PWR ,L6_GND 的距离来使L5之间以L6_GND为回路么？
+ |- ~3 a: h& N6 g+ z4 [- R- S" f) |
: @' c# }8 V* g; g+ t
) E4 V% a( p$ n* A- x) B6 v
另外，这种叠层因为不是对称的，是否在走线时，需要将L5 空余部分填充SHAPE，使板子内铜箔成对称型？
作者:
hoto123456
时间:
2012-3-29 11:11
是的
作者:
ronnyliu
时间:
2012-4-2 12:15
hoto123456 发表于 2012-3-29 11:11
, ]. i1 H1 D) y" m8 @- O0 ~
是的
S0 |% Y9 q1 m' I+ B7 }: r7 k
{:soso_e113:} 3Q
作者:
hidy
时间:
2012-4-12 17:24
{:soso_e179:}
作者:
yejialu
时间:
2012-4-27 14:08
内层线走高速信号时，最好到一个参考平面的距离是另一个的3倍以上。这样就可以不考虑远端参考平面的跨moat的问题了。
作者:
wengyuan
时间:
2012-6-28 16:56
“内层线走高速信号时，最好到一个参考平面的距离是另一个的3倍以上。这样就可以不考虑远端参考平面的跨moat的问题了。”学习了，谢谢！
7 I7 p7 U' @( W9 l) P v- ^
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
, ]. i1 H1 D) y" m8 @- O0 ~
