reddevils1986 发表于 2012-3-13 21:28 + O8 k" y. \. O, E, Z, q9 e5 ^ 吧相应的IBIS模型转成DML格式 加载到SI库
rowen 发表于 2012-3-14 09:23 & _1 Q+ ]/ n1 E- }这个操作我知道,FPGA的IO口都是一样的,不会针对具体的管脚作指定的
rx_78gp02a 发表于 2012-4-5 21:57 $ \9 P* P6 J, c' i9 |! y9 l 首先,你要得到fpga的顶层文件和管脚分配约束,然后在综合工具中出ibis模型,这样,你的脚是什么用途的就 ...