EDA365电子工程师网
标题:
6层高速板 叠层阻抗控制请教
[打印本页]
作者:
qwea
时间:
2012-2-26 15:02
标题:
6层高速板 叠层阻抗控制请教
本帖最后由 qwea 于 2012-2-26 15:06 编辑
. U9 {" B3 l. M( x5 l4 q
& i* B( h: I0 w2 F \
有一款arm板，用ddr3内存跑1066. 6层设计。叠层方式 top ，gnd ，sig1 ，power，gnd，bottm。
. e( r2 h' `1 ~8 m0 V3 m
top -- 1.9mil
5 @4 ~$ _# H) {
pp -- 3.8mil
6 z0 P, F* m2 [
gnd-- 1.2mil
0 O7 q8 r: [! [1 G. w7 t" `
core -- 5.12mil
4 m/ B% e, M2 W7 O0 d
sig1 -- 1.2mil
+ h Q7 Q" u- j: {4 O
PP -- 36.552mil
( q/ Y: _+ R5 e8 x: L+ w% H
power--1.2mil
' b& C9 u0 r( k! U& f' w
core-- 5.12mil
; H# F; p6 z e
gnd -- 1.2mil
- u+ L1 j. Y& J+ L
pp -- 3.8mil
+ b" }1 j `) L
bottm -- 1.9mil
. P8 d( t9 K3 ?$ Q' Q
/ j7 N3 z: R) o3 S
要求 top，sig1，bootm 5mil 单线 50 4.5/7.8mil 差分100
T3 o. L7 m1 U9 Z# x
9 _/ o! _- r$ e1 m' {
不知到sig1 是否可以做到阻抗？
作者:
as682939750
时间:
2012-2-26 15:26
你这种层叠属于非常规叠层，我最近也有做过类似的叠层，你的电源层对你的第三层走线层阻抗影响不大，可以忽略，他主要还是参考第二层的地。
作者:
liuyian2011
时间:
2012-3-6 23:03
当然可以啊，在我的帖子里:关于多层板50欧姆和100欧姆的阻抗设计方案里有类似的喔！有空我帮你用Polar软件计算一下吧.
作者:
dsws
时间:
2012-3-7 00:03
建议你的4 5层交换一下，阻抗可以控制，ZTE常用这样的叠层。
作者:
qwea
时间:
2012-9-10 10:32
dsws 发表于 2012-3-7 00:03
7 q8 |) z3 J) {) r5 Y0 l j: q
建议你的4 5层交换一下，阻抗可以控制，ZTE常用这样的叠层。
" j2 z. _$ I% b/ M2 T9 F! V7 x9 H+ l
4 5层交换的话，bottom层的参考平面会容易夸分割
作者:
liuyian2011
时间:
2012-9-10 22:10
另外你这个是假8层结构啊，很多板厂需按8层板收取工程费的！建议换位思考一下.
作者:
liuyian2011
时间:
2012-9-10 22:11
另外你这个是假8层结构啊，很多板厂需按8层板收取工程费的！建议换位思考一下.
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
7 q8 |) z3 J) {) r5 Y0 l j: q