EDA365电子工程师网

标题: 能否在ALLEGRO布局前设定限高区域，让系统自动报警？ [打印本页]
作者: nekita92    时间: 2012-2-21 16:28
标题: 能否在ALLEGRO布局前设定限高区域，让系统自动报警？
能否在ALLEGRO布局前设定限高区域，让系统自动报警？因为元件太多，有可能漏掉某个的元件的高度，造成装配有问题！
作者: daidai007    时间: 2012-2-21 16:37
可以啊，不过要让机构出DXF标出限高区；还要你在PCB封装中加入封装高度。
作者: nekita92    时间: 2012-2-22 09:26
daidai007 发表于 2012-2-21 16:37 1 m: M0 n1 y0 A% r' @4 j( W2 r$ z
可以啊，不过要让机构出DXF标出限高区；还要你在PCB封装中加入封装高度。
) D" }, H2 O( e! N$ W. H
是的,我已做了这两步骤,后面应该继续如何设置?
作者: daidai007    时间: 2012-2-22 09:54
nekita92 发表于 2012-2-22 09:26 0 D& L6 l! d0 @! R' ~
是的,我已做了这两步骤,后面应该继续如何设置?
/ _( Q8 u8 t( ]
你要把相应的DXF转化成package keepout，在package keepout上赋予限高属性。试试看
作者: nekita92    时间: 2012-2-22 10:35
daidai007 发表于 2012-2-22 09:54
" X4 H  c$ ^# v0 X* x) n+ J你要把相应的DXF转化成package keepout，在package keepout上赋予限高属性。试试看
! _  o' C2 ~' }# q5 A/ l* f
我直接在package keepout层照着DXF画SHAPE,然后添加package height,就出现很多DRC!
作者: daidai007    时间: 2012-2-22 10:52
nekita92 发表于 2012-2-22 10:35 6 i; E8 l' n8 Z$ |4 ?2 W, t2 _
我直接在package keepout层照着DXF画SHAPE,然后添加package height,就出现很多DRC!
6 Y$ K2 r5 v) Z3 o3 V  d
是KC错误对吧
作者: nekita92    时间: 2012-2-22 11:20
daidai007 发表于 2012-2-22 10:52 : X& `" c( t2 i+ v
是KC错误对吧

& T1 w# ?! A- ~9 [2 HDRC Error Count Summary DRC Error Type DRC Error Count
" W# Q9 v% A. }1 ~8 g. APackage to Package Keepout 2 6 o. r( o" w0 o" q' t
Total DRC Errors 2 / l) Y. B+ I. Q- U, V. m' S! X

, w  q: k4 A! i6 k# I$ g/ s+ b  V% Z' `" J6 \4 Z
Detailed DRC Errors Constraint Name DRC Marker Location Required Value Actual Value Constraint Source Constraint Source Type Element 1 Element 2
5 F/ w% r7 @/ zPackage to Place Keepout Spacing (1461.65 2330.00) 0 MIL 24 MIL PACKAGE_HEIGHT_MIN ATTRIBUTE Shape "Package Keepout/Top" Filled Rectangle "Package Geometry/Place_Bound_Top"
0 Y# |8 g, v- s7 k  EPackage to Place Keepout Spacing (1257.64 2077.64) 0 MIL 39.37 MIL PACKAGE_HEIGHT_MIN ATTRIBUTE Shape "Package Keepout/Top" Shape "Package Geometry/Place_Bound_Top"
  q' h' T- f. f. \5 R, d# ]/ W
作者: daidai007    时间: 2012-2-22 12:34
nekita92 发表于 2012-2-22 11:20 6 }* d/ Q4 A$ ^! I
DRC Error Count Summary DRC Error Type DRC Error Count
! m" {: H" @! H# b7 DPackage to Package Keepout 2 9 D- k/ G( T' q) B
Total DRC  ...
# P9 O9 y9 m3 A
这就对了啊，你要用限高区的话有两个条件：1.要将限高区（package keepout）赋予package hight min；2.限高区内所有零件都附上package hight max；allegro会根据你赋予的值做比较，如果限高区package hight min>零件package hight max就不报错，如果限高区package hight min<零件package hight max就报错.
. v' \/ o3 a: b) ?+ s; u$ M; {3 J, E如果你的零件没有加package hight max属性，那么allegro会默认一个值，以16.2版本为例allegro会默认你的零件高150mil，如果你限高区要求低于这个值，那么就会报错。
5 C3 O) K, c  T; ~3 |# N9 f2 g+ |
作者: nekita92    时间: 2012-2-22 17:11
谢谢!可以了...以后就可以放心的摆放元件了
作者: muziheshui    时间: 2012-2-22 17:17
学习啦 谢谢
作者: wanghairui168    时间: 2013-12-10 14:00
学习了，谢谢！很详细
作者: sujuanyu888    时间: 2014-7-2 12:24
daidai007 发表于 2012-2-22 12:34
) w6 I) `/ P0 w& o这就对了啊，你要用限高区的话有两个条件：1.要将限高区（package keepout）赋予package hight min；2.限 ...

: N, |" f  R3 h* T怎么设置啊，能跟我说具体点吗，我试啦不行
作者: sujuanyu888    时间: 2014-7-2 12:47
sujuanyu888 发表于 2014-7-2 12:24
4 ?( S  y2 w+ ~+ ]9 d8 m怎么设置啊，能跟我说具体点吗，我试啦不行

7 t* L4 ~- t2 C% s7 {% |不报错，那个DRC啊，是不是我没开



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2