EDA365电子工程师网

标题: 求解：ALLEGRO16.2 VIA重叠问题 [打印本页]
作者: oupj    时间: 2012-2-10 13:00
标题: 求解：ALLEGRO16.2 VIA重叠问题
本帖最后由 oupj 于 2012-2-10 13:01 编辑
% m" s2 r1 D' D  h2 r2 l' @2 s
8 v1 w+ W1 E5 s1 ^0 T& i4 z# Q各位大侠:帮忙看看,是什么问题？8 g2 n" x! q, A; Y- o+ e
2 x. u; Z$ r; u' f0 l

, o: C  _1 c# a" |! ^: GDRC已设过，但是不显示错误。# v( ^% r: t* r! b( `
出gerber给板厂说有好多VIA重叠。
作者: lolen    时间: 2012-2-17 11:09
16.5

无标题.jpg (47.52 KB, 下载次数: 1)

无标题.jpg




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2