EDA365电子工程师网
标题:
Allegro 如何实现Padless？
[打印本页]
作者:
chenxztiger
时间:
2012-2-8 22:31
标题:
Allegro 如何实现Padless？
由于BGA太密，需要在内层做Padless（无盘）工艺才能走线，Allegro要如何设置啊。
# [8 |1 _% E& L9 G
1 M3 Q: p6 _/ c2 [* i* u. Z! _
多谢了！
作者:
eeicciee
时间:
2012-2-9 10:13
把此贴顶上去。我也想知道答案。。
作者:
walkinpark
时间:
2012-2-9 10:25
什么是PADLESS 无盘工艺啊。解释一下吧
作者:
daidai007
时间:
2012-2-9 11:09
盲埋孔？
作者:
chengang0103
时间:
2012-2-9 20:09
你的软件如果是16.3以上的话。
: `$ {6 r, P( U. I {9 W6 H4 X
在setup -->unused pads suppressions
作者:
chenxztiger
时间:
2012-2-9 22:50
Padstack: Allow suppression of unconnected internal pads
$ t; w; Q8 s" u) p& h
这个也要勾选
作者:
Gionee
时间:
2012-2-10 09:18
我明白,楼主想 增加内层走线空间
. {, V @1 |! `- X- ^; X* f& `
很简单呀,假如一个via是4/12mil , 设置如下 假如8层板 L1-L8 drill都是4,L1 L8pad设置12(这样焊环就是8),L2-L7 pad设置4mil就OK
@ R# h7 T9 }! \2 z0 ?3 M& f( |
思路是这样,自己下面练习
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2