EDA365电子工程师网

标题: 拒绝闭门造车，布好局的PCB，请大家过目，征求意见 [打印本页]

作者: smartin 时间: 2012-1-30 19:27
标题: 拒绝闭门造车，布好局的PCB，请大家过目，征求意见
本人对SMT 的layout 规则不了解，
比如，底层，顶层贴片焊盘间隔分别是多少？
   底层不垂直与波峰焊方向，能否顺利过波峰焊
   有头没有太多的资料参看，不想盲目的Lay 下去，附上PADS  PCB希望大家给点关于工艺方面的意见。

Desktop.rar (163.67 KB, 下载次数: 295)

作者: smartin 时间: 2012-1-31 08:30
请赐教

作者: melody186 时间: 2012-2-2 14:51
最好把器件都放在正面，背面的器件加工起来比较麻烦，布局还要再优化下

作者: navy1234 时间: 2012-2-3 09:22
如果是过回流焊，可以参考如下规则检查
1.小（矮）器件不能放置在大（高）器件中间；(以2.0mm为依据判断)
2. PLCC、QFN、QFP、SOP各自之间和相互之间间隙≥2.5 mm；
3.QFP、SOP与Chip 、SOT之间间隙≥1 mm；
4.PLCC、QFN与Chip、SOT之间的距离≥2mm;
5. BGA外形与其他元器件的间隙≥3mm,推荐5 mm;
6. PLCC表面贴脚座与其他元器件的间隙≥3 mm；
7. 表面贴片连接器与连接器之间应该确保能够检查和返修, 一般连接器引线侧应该留有比连接器高度大的空间。

作者: navy1234 时间: 2012-2-3 09:24
如果是一面回流一面波峰焊的话，波峰面注意
0603以下、SOJ、PLCC、QFN、BGA、1.0mm Pitch以下的SOIC、本体托起高度（Standoff）＞0.15mm的器件不能放在波峰面；QFP器件在波峰面要成45°布局；磁珠器件建议不要放在波峰焊一面，因为有拉尖的可能性较大，排阻不能放在波峰焊面；考虑波峰焊热冲击和CTE不匹配的问题会导致可靠性降低，对于大于2125的陶瓷电容封装建议最好不要放在波峰焊面，具体可参考器件厂家要求进行设计。

作者: navy1234 时间: 2012-2-3 09:25
波峰焊接面除开不能布的器件外，就是注意“阴影效应”

作者: 血夜凤凰 时间: 2012-12-15 08:52
话是这么说可实际的时候并不是那样的工程师们都是先考虑时间节点然后才考虑工艺的比如BGA画个封装建个库做个标记就完事了可是就这样你周围的贴片放得过近你热风吹BGA 或者你拆BGA的时候你的BGA周围的那些个小贴片时间一长就被烤焦这个概念一开始设计的时候就得控制等事后再麻烦就马后炮到时候还得开倒车返工而且还修不好随时还得不停的拆除周围的件因为长时间烤都烤焦掉了或者是受热时被热风给吹飞吹移位了

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)