EDA365电子工程师网

标题: 原理图中自己做元件封装如何移动pin name [打印本页]

作者: dirkyu 时间: 2012-1-13 00:12
标题: 原理图中自己做元件封装如何移动pin name
如图，vcc和gnd完全重叠在一起了，

作者: jacklee_47pn 时间: 2012-1-13 00:12
ORCAD 不允許移動 pin name ，所以只好將元件畫的更大一些，使其 pin name 不要重疊。
另一方法是不要顯示 Pin name ，只要顯示 Pin number，因為 Logic Gate 的 Pin 通常是很固定的。

作者: 碧落 时间: 2012-1-13 11:38
嗯，是的，一般电源地可以隐藏

作者: dirkyu 时间: 2012-1-13 12:08

jacklee_47pn 发表于 2012-1-13 00:12 2 W5 X r# f" N
ORCAD 不允許移動 pin name ，所以只好將元件畫的更大一些，使其 pin name 不要重疊。
) R$ [* }+ h& J另一方法是不要顯示 ...

谢谢，评分给你了。
再请问一个，元件画大的话，电路图元件多一些的话，可能版面就不够了啊。真的没别的办法了吗？

作者: jacklee_47pn 时间: 2012-1-13 12:21
版面就不够，就放大版面，除非你有制式規定，只能用某尺寸規格。請看圖片。

另外分開成數頁方式去畫電路圖，也是可的，沒有人規定只能一頁就要畫完吧!

A0.png (68.78 KB, 下载次数: 1)

作者: dirkyu 时间: 2012-1-14 01:40

jacklee_47pn 发表于 2012-1-13 12:21
. p! \" S) y/ E% q @& N; i版面就不够，就放大版面，除非你有制式規定，只能用某尺寸規格。請看圖片。# m. o1 Y& r$ b6 p+ F; Q( ~

: r( q- G. a+ ~, e另外分開成數頁方式去畫電 ...

谢谢，明白了。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)