EDA365电子工程师网

标题: 没有原理图可以直接用Allegro画PCB吗？ [打印本页]

---

作者: badskull    时间: 2012-1-12 11:18
标题: 没有原理图可以直接用Allegro画PCB吗？
{:soso_e149:}
9 ^6 ]) d8 ]  t* l  u7 l( d1 M! VRT，没有原理图，没有netlist，可以直接用Allegro画PCB吗？？
如何导入（或说放置）元件呢？
$ G: ^: _- l) v2 c  P8 K
9 d9 X, |  s/ A8 t# O" ^7 E& J望解答~

---

作者: wpcgood    时间: 2012-1-12 11:40
貌似不可以！！你没有属性和网络怎么布线！

---

作者: szc1983    时间: 2012-1-12 13:33
完全可以而且很简单
1.在allegro中logic->part logic
正确添加一个component 注意要填写ref和device属性
2 Q* E4 @8 |) h1 o% r2.在place manually把这个器件放进来
这个时候这个器件上的pad都是dummy net这个时候我们需要分配网络
3.logic->net logic 右侧options面板中选择一个网络然后assign给pin就ok了

---

作者: badskull    时间: 2012-1-12 13:58

szc1983 发表于 2012-1-12 13:33
完全可以而且很简单
0 E, a' p+ @' V& x1 I1.在allegro中logic->part logic
6 V0 j& T5 _# ]3 r6 w9 t5 j正确添加一个component 注意要填写ref和device属性
! j+ n- ]' G' [, Y ...

by default this command is disabled to prevent inadvertent logic changes. To enable invoke the environment editor and search for environment variable logic_edit_enabled.
4 J; L' D* V- j) m$ n0 `) E2 n( t0 Z
9 y! ]- C4 K/ C; w出来个这个。。调环境变量么？

---

作者: szc1983    时间: 2012-1-12 14:01
physical package

---

作者: szc1983    时间: 2012-1-12 14:02
user preferneces editor
logic_edit_enabled   打勾

---

作者: badskull    时间: 2012-1-12 14:09

szc1983 发表于 2012-1-12 14:02
user preferneces editor
3 o$ E9 j/ k. p1 c, Qlogic_edit_enabled   打勾

" \/ k. d8 S6 w" k/ m# x{:soso__6616502278510265745_3:} ok找到了~谢谢。

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2