EDA365电子工程师网

标题: Via设置求助！ [打印本页]
作者: ermao4874326    时间: 2012-1-6 17:35
标题: Via设置求助！
在布线打孔的时候找不到Via，检查下，焊盘路径和CM里面默认过孔设置都正常，求指教怎么回事？
作者: wpcgood    时间: 2012-1-6 17:42
你规则里边没设置
作者: ermao4874326    时间: 2012-1-6 17:44
wpcgood 发表于 2012-1-6 17:42
( x& f6 u# Y2 z你规则里边没设置
' V$ q* u# O# `- A( i
你说的是约束管理器吗？这个设置了~求详细~感谢
作者: wpcgood    时间: 2012-1-6 17:46
约束管理器里边defult过孔添加了么？
作者: ermao4874326    时间: 2012-1-6 17:47
wpcgood 发表于 2012-1-6 17:46 8 u/ f, y! z, ]
约束管理器里边defult过孔添加了么？
, F# j' \, x8 _2 J
添加了，所以我很纳闷
作者: wpcgood    时间: 2012-1-6 17:49
ermao4874326 发表于 2012-1-6 17:47
$ V) ^3 b/ h$ w5 n$ W添加了，所以我很纳闷
) F+ U- t5 l! Y  K8 Y
方便的话你可以把板子发上来给你看看，要是这样的话按理说应该没问题。pad的路径，约束管理器里边，就这两个方面啊！！
作者: ermao4874326    时间: 2012-1-6 17:56
wpcgood 发表于 2012-1-6 17:49 ) q; Q; ?) ^9 e2 e
方便的话你可以把板子发上来给你看看，要是这样的话按理说应该没问题。pad的路径，约束管理器里边，就这两 ...
8 x5 g9 O* z5 O
这是约束管理器里面的设置，

CM.JPG (21.36 KB, 下载次数: 0)

CM.JPG
作者: ermao4874326    时间: 2012-1-6 17:58
wpcgood 发表于 2012-1-6 17:49
: U% ~9 B, t0 f% B9 `4 p$ g4 n方便的话你可以把板子发上来给你看看，要是这样的话按理说应该没问题。pad的路径，约束管理器里边，就这两 ...
( q" Y5 M) _' Q  o9 w  ^
还有pad的路径

CM.JPG (23.84 KB, 下载次数: 0)

CM.JPG
作者: chengang0103    时间: 2012-1-6 21:35
看VIA下拉中有没有你定义的选项了。
作者: ermao4874326    时间: 2012-1-7 10:25
chengang0103 发表于 2012-1-6 21:35
7 R' J; e( w$ j2 R+ `. ?8 f/ o8 C看VIA下拉中有没有你定义的选项了。
- _, {7 l, b6 C6 W. ]5 A
是的，Route->connect->之后，option的Via下拉中没有我定义的过孔，
作者: chengang0103    时间: 2012-1-7 11:37
如果可以的话，给你项目给我，我帮你看看了。
作者: ermao4874326    时间: 2012-1-7 11:39
chengang0103 发表于 2012-1-7 11:37
5 D* G& k- j* A) d4 v如果可以的话，给你项目给我，我帮你看看了。
6 e; s, M; l) ?) P* S) r: S7 j
是用的cadence SIP做的，你对这个熟悉吗？还有好多问题搞不懂
作者: chengang0103    时间: 2012-1-7 11:45
不会用，但是约束管理器，是一样的。你发给我吧。; A- V& h) r% D4 S# P
我试了。我能在这里边加via。
作者: chengang0103    时间: 2012-1-7 11:47
你是IC layout的吗？5 C4 J( c9 H) Z# i9 y$ O/ t) t, e5 J
作者: ermao4874326    时间: 2012-1-7 12:18
chengang0103 发表于 2012-1-7 11:47
  {$ l3 }" j" ?! O9 f. X; D) g* q你是IC layout的吗？
6 Y( g& o( R2 P  a$ t
是的，都是cadence的工具，只不过SIP是做系统级封装的，布局布线应该是一样的，你邮箱？
作者: ermao4874326    时间: 2012-1-7 12:29
ermao4874326 发表于 2012-1-7 12:18
, {7 @9 }9 t6 F1 I6 E% s% C* y+ P是的，都是cadence的工具，只不过SIP是做系统级封装的，布局布线应该是一样的，你邮箱？
& q0 x# @& B) i  E6 x( p. ?, ]
哦，我明白了，SIP做高级封装用的，从芯片层的管脚引出的走线是不能直接过孔到某一层的，只能先引键合线到顶层，之后的布线就和普通PCB一样了，感谢！
作者: wpcgood    时间: 2012-1-9 09:12
ermao4874326 发表于 2012-1-7 12:18 / ~5 @! M) O8 K1 K; s! i7 Y
是的，都是cadence的工具，只不过SIP是做系统级封装的，布局布线应该是一样的，你邮箱？

* H* J' ^2 U" v* G按理说在这个上面不应该出现问题的，解决了就好



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2