EDA365电子工程师网

标题: 请教PADS里的keep -out layer禁止高度限制的问题 [打印本页]
作者: tingfeng_2004    时间: 2011-12-23 10:09
标题: 请教PADS里的keep -out layer禁止高度限制的问题
PCB中放置keep -out layer区域并限制元件高度,请问这个高度指什么,因为PCB中元件封装只存在长和宽,那禁布区高度限制不是一个摆设?不懂,求解答,谢谢
作者: zloveyour    时间: 2011-12-23 10:27
这个属性就是高度.
( y. w" i6 q4 _+ G; j3 k: p/ z- _& f7 ?; Q6 F+ D- ^- o# C1 I$ T
作者: tingfeng_2004    时间: 2011-12-23 10:36
zloveyour 发表于 2011-12-23 10:27
  e2 B0 A7 f7 G这个属性就是高度.
1 H2 p9 n! w. m( i* r
谢谢,呵呵,我想一般人做封装不会管这个吧
作者: zloveyour    时间: 2011-12-23 10:39
本帖最后由 zloveyour 于 2011-12-23 10:39 编辑
1 S! F6 L* q! o4 g
tingfeng_2004 发表于 2011-12-23 10:36 ' ?6 I& f) K1 {' T1 z) t2 k- G& ~
谢谢,呵呵,我想一般人做封装不会管这个吧
, R( n3 x/ L& {, C# G8 W8 h. m

& ]6 g2 d8 r& ?$ Y# g我会输入这个属性.' X0 }, L( F6 M7 N

9 Y4 H. h" n! K" l0 KPS: 我不是一般人.{:soso_e113:}
作者: tingfeng_2004    时间: 2011-12-23 10:43
zloveyour 发表于 2011-12-23 10:39
" z9 A; V( T' f; B) y7 y3 h& x我会输入这个属性.
) C7 `( O+ [4 T# D
) W! Q- C* N4 ]$ y4 f$ ?0 z5 FPS: 我不是一般人.

! b3 F$ s! o$ ]! {  ?这个属性是在做CAE封装时加上还是在原理图或PCB封装中添加的,请指教
作者: zloveyour    时间: 2011-12-23 10:51
tingfeng_2004 发表于 2011-12-23 10:43 : v( a; G  M- y- N
这个属性是在做CAE封装时加上还是在原理图或PCB封装中添加的,请指教
3 E7 F$ Y8 A+ `2 C. R" d
封装里也可以加, 在 PartType 也可以加.; r" X/ R# f+ d4 F. V4 k' |7 n6 B
我建议还是在 PartType 中加.
作者: tingfeng_2004    时间: 2011-12-23 10:54
zloveyour 发表于 2011-12-23 10:51 ' }/ Z# @6 u3 q; X
封装里也可以加, 在 PartType 也可以加.' b; G8 m: J. p, m3 c
我建议还是在 PartType 中加.

  O" Q$ j  q9 a8 Q/ k2 S恩,我刚试过了,在Part type中加了,谢谢
作者: zloveyour    时间: 2011-12-23 13:00
tingfeng_2004 发表于 2011-12-23 10:54
2 ]9 Q+ i1 e  K. m. o. I恩,我刚试过了,在Part type中加了,谢谢

6 B- p! ]* ?; ^9 J$ y! C不客气.



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2