EDA365电子工程师网
标题:
Logic 怎么确定原理图的正确性，我是粗人，老是有地方没有连接上都不知道
[打印本页]
作者:
hzy
时间:
2011-12-7 13:05
标题:
Logic 怎么确定原理图的正确性，我是粗人，老是有地方没有连接上都不知道
想了好久，都不知道怎么弄，每次都是在PCB中发现的，然后再去看原理图，果然是有问题。
( D* J$ e/ n, t' p$ U$ z+ [/ G
说几个觉犯的吧、
2 q8 k& N M6 s
1.网络连接不对应，就是有一头标错了字母，多张图纸的时候怎么检查。
* }8 u8 m) W" x$ w9 h
2.本来是要连接的角，结果没有接上都没有看到，比如说应该连的是3角，结果点2角连上了，怎么查错。
3 n2 Q, x) A! d5 s$ b1 n; X6 g: r
作者:
lzx848
时间:
2011-12-7 13:49
目测
作者:
zhangbao3838438
时间:
2011-12-7 14:42
要是用ORCAD就能直接DRC了，Logic好像导出的网表文件能对元件和封装信息进行检查，然后导入LAYOUT之后生成REP文件，里面显示了出现错误与警告的位置，楼主所述的错误也可以在里面发现哦
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
目测