EDA365电子工程师网

标题: [善用Allegro]之Desgin Compare的用法与网表比较。 [打印本页]
作者: deargds    时间: 2008-6-20 13:55
标题: [善用Allegro]之Desgin Compare的用法与网表比较。
Allegro中自带有Design Compare工具，利用它可以比较明了的看到线路的差异。当然也可以通过SKILL进行比较，不过我们的目的是要善用Allegro，其它的方法暂且不提。  |2 j6 a. ~0 Y' u
一，打开需要进行的比较的BRD文件，执行Tools > Design Compare , 因为是基于JAVA，所以要等一下，如下图：. e/ D  l* ^- R- H
! i% ^/ e7 W4 e  F/ g/ V% m
二，此时在BRD目录下会生成同名的XML文件。然后点击File > Import  选择需要比较的netlist文件（本例中使用netlist格式为allegro.dll Or telesis.dll）。; z& p# v" l8 R% V/ T
左边窗口为当前BRD文件NETLIST目录树，右边为导入的NETLIST目录树。直接点击各个结点，左右窗口会自动同步。黄色代替NET中PIN有差异，绿色为OK，红色表示NET名差异。
9 K' t0 U; U, Q0 @) w2 a3 ?: Y 8 K( E, _( M+ R& V8 N8 b
三，如果需要查看特定的OBJECT，可使用FIND与Filter功能，! i. H% H- t- v( D
0 f5 O" N: T' n' O  j: U7 x
$ `) v: u( e3 V, {! {

5 h- A4 M4 C" [8 A四，生成REPORT，直接执行TOOLS > Comparison Report ，选择保存目录即可。
作者: matice    时间: 2008-6-20 14:08
原帖由 deargds 于 2008-6-20 13:55 发表
8 p1 J1 `2 b/ s- Y$ Y* sAllegro中自带有Design Compare工具，利用它可以比较明了的看到线路的差异。当然也可以通过SKILL进行比较，不过我们的目的是要善用Allegro，其它的方法暂且不提。6 e4 Z/ C; d1 Y, \/ e
一，打开需要进行的比较的BRD文件，执行Tools > De ...
2 M, i8 P9 b: m# H! s
% h& X# P" J) P# E& E
谢谢, x! J( \/ j) X3 Y) m" X
请问orcad直接生成allegro网表是三个文件，选择import网表的时候，怎么选择呢？
作者: deargds    时间: 2008-6-20 14:11
原帖由 matice 于 2008-6-20 14:08 发表
* u. O6 N$ I5 z# F) S9 f/ o. |  h0 e
1 I, Z$ Q2 L9 I, u  D8 v
谢谢, {: L( B6 d: O9 k3 o! a
请问orcad直接生成allegro网表是三个文件，选择import网表的时候，怎么选择呢？
: H5 ]6 I6 e0 P7 ^

' @6 C+ B/ h/ P, g! M如何没有allegro.dll使用telesis.dll也可以。
作者: matice    时间: 2008-6-20 14:15
原帖由 deargds 于 2008-6-20 14:11 发表
" g& N3 _" w4 k2 h$ s! L
1 y9 b6 {) Q6 A9 e1 H5 V8251
8 O& t  o9 a% J4 R* l如何没有allegro.dll使用telesis.dll也可以。

5 A) {: M7 g7 s! N/ E6 V
& a; _( {. B8 u* R- z直接生成的那种3个文件的网表，没有办法比较吗？* e! \: }) j' e+ y  z# _" s
也就是每次比较，都需要用orcad通过other方式来重新生成一个other的网表？
作者: deargds    时间: 2008-6-20 14:18
原帖由 matice 于 2008-6-20 14:15 发表
! F) b) C; K5 N! o; v
) |, w+ T5 L2 S/ ?' `! X# Q/ u3 m  S; y  G6 _
直接生成的那种3个文件的网表，没有办法比较吗？
# t* H" t1 o8 q; h1 J也就是每次比较，都需要用orcad通过other方式来重新生成一个other的网表？
. d2 b5 h. T" X* Y. x  U5 r4 y: R
有兴趣的话你可以试一下。如果有更好的方法也可以分享一下。) q- {& p' S7 Z3 a5 z7 I

- h; R8 J1 ?3 ?" G2 s! W. D% d[ 本帖最后由 deargds 于 2008-6-20 14:19 编辑 ]
作者: towner    时间: 2008-6-27 09:51
现在有人要去抢机器去干的事情了...
7 K5 a& @, y5 @0 U我就是不明白为啥机器能够记忆的事情为啥人们总是希望插一脚呢,难道的你几记性比只认识01的电脑还要好?
作者: rjc    时间: 2008-6-27 19:20
谢谢分享~~
作者: teky    时间: 2008-6-27 20:52
首先得感谢LZ，但是我一直很纳闷，为什么需要比较不同的网表呢，什么情况下会需要你比较呢，我 怎么从来没遇到过这种场合啊，哈
作者: deargds    时间: 2008-6-28 11:31
Original posted by towner at 2008-6-27 09:51 3 t5 I+ i7 B* H- y8 j+ f4 _1 V, W
现在有人要去抢机器去干的事情了...; N6 d/ l/ N7 ~  O9 T0 X1 ^. ]
我就是不明白为啥机器能够记忆的事情为啥人们总是希望插一脚呢,难道的你几记性比只认识01的电脑还要好?

% J. i8 B; S8 d* u% l& H4 m& @网表比较一般是HW或者其它部门需要的，需要确认线路更新，所以需要提供这种差异报告，这里也是使用Allegro本身的方法。
7 r, `6 S* z1 j8 f9 O) f  \; [
8 r# N) \  j' `7 k2 |2 F, b" J[ Last edited by deargds at 2008-6-28 11:40 ]
作者: lihongfei_sky    时间: 2008-8-19 17:15
虽然回答有些晚但是正好看见了，也正好用到了，我说想问题下，如果用protel生成得tensit的文档是不是之间改一下后缀就可以了，可是我的怎么导入了，这么长时间也没导入不知道是什么原因
作者: lihongfei_sky    时间: 2008-8-19 17:16
晕，差了10万多里了，是telesis文件
作者: lihongfei_sky    时间: 2008-8-20 11:41
自问自答，这几天实在是心烦就弄allegro也不大熟练，所以没少问别人，今天就对我说的desgin compare的问题自己回答一下，由于是protel转过来的telesis文件，转换了很多格式都不支持，所以我有用orcad试了一下，发现最后得$End,不一致，就改了过来，呵呵 ，如后再把一些没有命名封装的元件随便写个封装，就差不多了可以导入了，因为是NG，元件所以不用封装
作者: btgcht    时间: 2008-11-28 14:00
为什么我点下比较去，什么都没发生呢？
作者: lindawang117    时间: 2008-11-28 20:35
通常在完成pcb设计之后，需要和RD确认网表的正确性。我是使用一个小软件对比后生成的.err文件看是否有问题的
作者: lx_1003    时间: 2008-12-1 13:53
楼上的小软件叫什么名字，能共享一下吗，谢谢，我的邮箱：lx_1003@163.com
作者: JORDEN    时间: 2009-3-31 11:44
学习了，谢谢大家！
作者: guyun236    时间: 2009-3-31 14:56
留个记号，这个帖子绝对有用！收藏
作者: phicialy    时间: 2009-8-17 14:00
学习了，谢谢
作者: Dandy_15    时间: 2009-10-28 16:46
You can import netlist data from the following file types:
% c9 c' ?# W; F7 [* F. BAllegro PCB Editor Third-Party Netlist File - a netlist imported from a third-party tool using the netin command
/ B' n. X4 T* t4 C. X0 i+ U4 [Allegro PCB Editor Net List Report File - a netlist created by running the Allegro PCB Editor Net List report on an Allegro PCB Editor board
  W" D3 s5 N" y/ AAllegro PCB Editor Net View Extract File - a netlist created using the Allegro PCB Editor extracta command
' o2 Z# j( f% d2 B. W6 l* i7 RMentor Nets File - a netlist and component list in Mentor format
+ j. F, f4 ?8 z- W$ hMentor Neutral File - a Mentor file in ASCII format that provides information about nets, geometry, pins, board locations, drill holes, pads, and testpoints
3 b! n) U7 p/ PTo maintain the data in XML format, you can save the netlist files in the Design Compare window.
作者: chenxztiger    时间: 2010-1-14 10:38
这个方法不太好，package全部有差别，主要是brd和网表package的信息不一样。" T' s5 |0 m% }8 Y6 o
我一般是比较brd，先run旧brd的design compare，产生xml文件。再在新的brd
) |3 M! `7 m; Grun design compare，把旧的xml文件import。2 P& r" C9 V$ b9 w% t
主要作用是小改动时，确认一下其它东西有没有改。
作者: hxc12    时间: 2010-3-9 16:23
也挺不错的
作者: shark313    时间: 2010-4-30 08:17
不错，谢谢
作者: Rita    时间: 2010-4-30 08:37
从来没有比较过,每次更新网表后把PCB所在目录下的netin.log打开,看一下$END后面的信息,看原理图改了哪些地方.觉得也挺方便的.
作者: wh23jiang    时间: 2010-6-3 12:32
确实是有差别的。主要是DEVICE的内容不一样
作者: Dandy_15    时间: 2010-8-9 12:55
确的，楼主的方法不错，不过呢，还是会有不容的问题，如package全部有差别，这样会有很多不同多，有点烦。- |0 r$ K9 R1 y+ A5 Y
用File/Import/logic/选上Creat PCB SML from import data.点单击Desig compare，用这样的方法比较，可能是比较好的方法。
' H: r- }1 ]. {- a; c/ F3 ]; n备注：16.2版本这个功能，其它的版本有没有，我就不知道了。
作者: buick9323    时间: 2010-9-1 16:30
直接用tool-design compare的比较会发生封装的错误。
1 o5 ], P& k9 t- J/ R1 I" A9 {- k  Z5 N" b. ~3 N& W& R) n
但是一般我们选择第三方的网表。也无法选择Creat PCB SML from import data。
( m' N5 ~% U4 T
$ o# ]  l- x" K+ S不知各位如何处理？
作者: bear017    时间: 2010-10-8 13:56
感謝大大受教了
作者: zhousea    时间: 2010-12-2 17:10
很好
作者: yujian    时间: 2010-12-15 15:55
学习了!!!!!!!!!!!!!!!
作者: MentorUser    时间: 2011-4-22 20:35
That good !!! Thank you for lesson & sharing
作者: 方小伟    时间: 2011-8-29 20:14
       既然“黄色代替NET中PIN有差异，绿色为OK，红色表示NET名差异”那我的黄色不也是有问题了{:soso_e113:}

QQ截图未命名.png (20.42 KB, 下载次数: 3)

QQ截图未命名.png
作者: lindawang117    时间: 2011-9-8 10:16
lx_1003 发表于 2008-12-1 13:53
2 d1 I- G! {- Z' N楼上的小软件叫什么名字，能共享一下吗，谢谢，我的邮箱：
( m: O! F6 N4 U& K" ?
好的，只是公司上网不太方便，有时间再发你
作者: Goalhi    时间: 2011-9-14 13:37
{:soso_e178:}
作者: zzlhappy    时间: 2012-10-23 22:09
谢谢，学习了，值得收藏
作者: 传说影I    时间: 2012-10-23 22:19
这样做能发现什么
作者: lidonghao119    时间: 2012-11-7 09:09
感谢分享，好想法!
作者: lidonghao119    时间: 2012-11-7 09:28
各位同仁，你们进行过package list 的比对吗？
作者: lidonghao119    时间: 2012-11-7 09:30
方小伟 发表于 2011-8-29 20:14
) c/ K5 U5 N7 |  }既然“黄色代替NET中PIN有差异，绿色为OK，红色表示NET名差异”那我的黄色不也是有问题了{:soso_e11 ...
4 i" Z5 P8 t9 h& E
你的package list是黄色倒好，我的是红色的啊，呵呵{:soso_e113:}
作者: i4dm99    时间: 2014-5-23 15:47
支持20#的方法，正在使用中。。。。。。
作者: yixin    时间: 2014-5-23 18:12
感谢分享
作者: cw883561    时间: 2016-5-7 20:02
good ....有點想試試.....!
作者: chenlaipi    时间: 2016-6-30 21:30
作者: wintonlee    时间: 2016-12-22 22:33
官网有
作者: phicialy    时间: 2017-11-2 11:15
谢谢LZ,学习了
作者: 渐行渐远渐无书    时间: 2018-1-4 09:23
好东西，学习了



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2