EDA365电子工程师网

标题: 求助：关于DDR3的地址线等长的问题 [打印本页]
作者: kingt001    时间: 2011-10-30 22:24
标题: 求助：关于DDR3的地址线等长的问题
本帖最后由 kingt001 于 2011-10-30 22:31 编辑
$ T( L; Y1 [" b, ]6 `9 R9 T% p; g: F# I4 g4 E
请大家帮我看下这两张图片的DDR3的内存的地址和控制线要怎么走，从datasheet可以看出地址线之间的长度误差是25mil。但是我没看明白的是这个25mil指的是从arm到同一颗芯片内的控制和地址线误差是25mil还是arm分别到4颗DDR3的地址和控制线的误差都要保持在25mil之内！也就是图2中的T型线的一个分支内误差为25还是T型线的每个分支与其它分支误差为25mil！请各位指教，谢谢！, y, y: N8 J5 m6 Z

6 |& V( Y& i+ s$ ^5 ] & B: r. J( C( S2 S9 I
作者: mcu200689    时间: 2011-11-1 16:34
DDR3应该胜从arm到同一颗芯片内的控制和地址线误差是25mil，要求没有DDR2严格



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2