EDA365电子工程师网

标题: 串扰的后仿真 [打印本页]

作者: wcn312318697 时间: 2011-10-24 15:03
标题: 串扰的后仿真
本帖最后由 wcn312318697 于 2011-10-24 18:08 编辑

对于串扰的后仿真，在信号完整性群主的热心帮助下，让我解惑了不少，为群主大人的耐心热心帮助，特地发论坛上与广大的初学者们一起共享共勉哈。。
1.首先通过probe提取在PCB中易发生串扰的网络（高频信号，异步信号附近），然后用report的形式来进行仿真，查看它的干扰所产生的噪声幅度
2.关于report中的设置，主要是设置其仿真的模式，crosstalk summary；仿真模式选最恶劣的fast，比较有代表性；switch mode——odd或者even（可以手动设置）driver Selection——fastest driver（最恶劣的仿真条件）；reflection data simulation —— type:reflection measurement : pluse
（这个报告的设置可以参考原来发过的一篇帖子：SQ REPOTR SET’我也不是很精通，还需继续研究）
3.设置串扰危害网络的窗口大小：窗口大小指的是离victim net距离范围的线会考虑作为干扰网络。在软件中的:analyze - SI/EMI sim - preference 打开的窗口中选择interconnectModels中的geometry window 。还有最短的耦合长度也可以在这设置。
4.点击creat report，就可以产生一个crosstalk的报告，从报告中可以看到其他网络对于你所提取的网络的干扰是多大。
5.对于这个干扰的幅值如何判定它在安全的范围内，原则上来说，只要这个串扰值叠加在原有的高低电平上后，不超过IC对器件规定的DA，AC参数的最大值就OK。
6.对于时序计算中需要用到的，jitter值的测量，在report中无法测量这个参数值，我也在研究该如何做这个的仿真，按我选择理解是：与前仿真类似，自己手动的测量2个网络间的耦合长度，然后通过手动的建立拓扑来仿真，然后通过眼图来测量这个jitter值。

理解不知是否有误，望大家指正！！！

作者: 113788067 时间: 2011-10-24 15:48
wcn312318697同学不错赞一个~

作者: wcn312318697 时间: 2011-10-24 16:15

113788067 发表于 2011-10-24 15:48
) b: i" M8 z# M1 C4 n: rwcn312318697同学不错赞一个~

大哥，多给点意见呗。。

作者: doya 时间: 2011-10-24 17:29
这是SQ的串扰后仿真方法思路，适合频率不是很高的信号仿真。
基本对高速串行信号不适用。

作者: wcn312318697 时间: 2011-10-24 18:08

doya 发表于 2011-10-24 17:29
C& f1 S! g, t4 ]' s这是SQ的串扰后仿真方法思路，适合频率不是很高的信号仿真。
& h: a( T8 B/ w3 d; p基本对高速串行信号不适用。

哦？那对于频率高的应该怎样来仿呢？是要用其它工具难道？
我这个频率是133M的。。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)