EDA365电子工程师网

标题: 请教电容滤波的问题 [打印本页]

作者: xy0408 时间: 2011-10-20 16:06
标题: 请教电容滤波的问题
跪求高手指点迷津，望版主留情！

我们一般会在芯片的电源脚处靠近放置去耦电容，作为局部的小电源。放置的一般顺序为，电源线——大电容——小电容——芯片电源脚。这时，芯片作为产生噪声的源头。为了使小电容更好的感应到芯片脚的噪声，减小迹线电感和高频阻抗，增强去耦效果，我们会把小电容更靠近噪声源（也就是芯片脚）放置。

由此，想到两个问题，理解不了，希望达人们能够解惑，小弟感激不尽啊！

1、我想到滤波。滤波的顺序一般为，噪声——大电容——小电容——输出（记得好多地方都这样介绍，不知道这种方式对不对？）。这样滤波顺序为，先大电容滤低频，再小电容滤高频。为什么滤波的时候，要让大电容更靠近噪声源，而不是小电容呢？同样是利用电容的隔直通交性能，稳定电压，这两者有什么区别呢？
个人感觉，小电容更靠近电源端的话，滤高频分量的效果会更好一点。

2、还是滤波，滤波走线结构如下图：

说明：电容的目的是给电源网络滤波，滤除杂讯。三个电容取值不同，分别滤高频和低频。供电方向，由左至右。三个电容物理上已经并联在一起，且电容们接入电源网络的接入点，只有一个。
问题是：是在大电容脚上接入电源好（与图中情况相同），还是使小电容接入电源好（与图中情况相反）？或者说，大电容和小电容，哪个离电源近更好一点？

先谢谢各位了！

作者: gxy198715 时间: 2011-10-20 20:00
应该是电容的去耦半径决定的吧！电解电容的去耦半径大。等待高手解答。

作者: xy0408 时间: 2011-10-21 09:34

gxy198715 发表于 2011-10-20 20:00
1 W" }7 S8 W: J+ o- n应该是电容的去耦半径决定的吧！电解电容的去耦半径大。等待高手解答。

有这方面原因。
目前，我不太明白的是，滤波时，进入大电容和小电容的顺序不同，这两种情况有没区别？

等待高手解惑啊~~

作者: yuxuejun1123 时间: 2011-10-21 20:11
电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。
理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。
特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。设自谐振频率为f，对应波长为，补偿电流表达式可写为：

其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。
当扰动区到电容的距离达到时，补偿电流的相位为，和噪声源相位刚好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容尽可能的近，要远小于。实际应用中，这一距离最好控制在之间，这是一个经验数据。
例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为7.95ps。假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。电容去耦半径为47.9/50=0.958英寸，大约等于2.4厘米。
本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去耦半径2.4厘米。不同的电容，谐振频率不同，去耦半径也不同。对于大电容，因为其谐振频率很低，对应的波长非常长，因而去耦半径很大，这也是为什么我们不太关注大电容在电路板上放置位置的原因。对于小电容，因去耦半径很小，应尽可能的靠近需要去耦的芯片，这正是大多数资料上都会反复强调的，小电容要尽可能近的靠近芯片放置。

作者: snail 时间: 2011-10-21 21:19

yuxuejun1123 发表于 2011-10-21 20:11
% q! R5 z" C' B& A' ]3 s电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减 ...

那为什么我们滤波的时候，要先过大电容滤低频，再过小电容率高频呢？
还是说，这种滤波方法是不对的，应该先小电容再大电容？

作者: yuxuejun1123 时间: 2011-10-23 10:25

snail 发表于 2011-10-21 21:19
7 m9 i4 J2 S6 h4 ~( x那为什么我们滤波的时候，要先过大电容滤低频，再过小电容率高频呢？5 G7 F* L) k% t
还是说，这种滤波方法是不对的，应 ...

这仅仅是原理图上的画法而已，真正的PCB设计的时候，遵循的是小电容靠近电源的方式

作者: snail 时间: 2011-10-24 13:08

yuxuejun1123 发表于 2011-10-23 10:25 8 m3 u6 {* A) w( i9 S2 Y! I
这仅仅是原理图上的画法而已，真正的PCB设计的时候，遵循的是小电容靠近电源的方式

yuxuejun大哥，我贴的图，是我按照PCB上的器件布局，自己整理的，因为实际的PCB不方便看，我就按照电流走向，整成原理图形式了，为了方便大家观看。

另外，您说实际上PCB上走线，是小电容更靠近电源，这个说法能确定么？有没什么理论依据啊？
因为我看过一些方案，确实有先大后小得顺序，不知道他们这样排是有目的、有依据的，还是觉得两种没啥差别，随便排的？

其实，电容的大小顺序本身可能不重要，实际应用当中也不会有很大影响。
但是，这牵扯到我以前认知的理论的正确性，也影响到我现在的理论体系的形成，这对我真的挺重要的。
还请大哥帮帮忙，多谢指点哈！！

作者: yuxuejun1123 时间: 2011-10-24 20:11
个人感觉大电容靠前，有一个优点就是，上电时可以减弱电流过冲的影响，如果小的靠前的话，过冲保护的效果就不明显了，而且，上面我贴的一系列理论计算推导都是有根据的。
实际上，如果你自己按照上面给出的方式计算的话，0.001uF的半径都有100mil了，大电容的半径更大，所以整体上来说，都是不会超出去耦半径的，在都不超出去耦半径的条件下，可以优先考虑电流过冲的影响，所以大电容靠前了

作者: wuxuelin2006 时间: 2011-10-29 15:32
学习了，

作者: 小郭 时间: 2011-11-27 20:44
高手在人间啊。。。

作者: xiaoyaoyunei 时间: 2011-12-13 21:07
高手呀

作者: xiaomin311 时间: 2012-6-8 10:02
学习了

作者: 静音 时间: 2012-6-8 10:55
我印象中也是小电容靠近

作者: 曹方平 时间: 2012-11-1 19:30
看看于博士论坛你就知道了！

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)