EDA365电子工程师网

标题: via not enable for routing [打印本页]

作者: chongyao@0601 时间: 2011-10-18 17:15
标题: via not enable for routing
请教各位大侠，我在原来的PCB上ECO后导入routing ，结果在走线时增加过孔提示via not enable for routing ，怎么解决呢？我核对过原来的layout设计规则没有发现不一样的，为什么原来的可以添加，而ECO后就不能

呢？而且任何走线都是这样。

作者: cctv4339 时间: 2011-10-18 22:56
再仔细查看下设置,在规则设置里打开Routing选项,看下里面的过孔层设置是否已经全加了入来,一般你这情况应该是有某些层没加入来.

作者: Sunnyly621 时间: 2011-10-19 13:39
1.规则设置里VIA类型没添加进来
2.或者没选择需要的VIA type

作者: chongyao@0601 时间: 2011-10-19 18:44
本帖最后由 chongyao@0601 于 2011-10-19 18:51 编辑

这个已经试过了，在rules中看到有添加所有的过孔，而且在router内点右键可以看到这个过孔类行，但是默认的却是系统的，不知道是哪个地方设置有问题

作者: chongyao@0601 时间: 2011-10-21 08:27
我只好在layout里面先打个洞慢慢的调整间距了，究竟该怎么解决呢？谁能帮你忙解答下？

作者: chongyao@0601 时间: 2011-11-8 19:10

chongyao@0601 发表于 2011-10-19 18:44
: S. O7 n3 F. u' r4 c这个已经试过了，在rules中看到有添加所有的过孔，而且在router内点右键可以看到这个过孔类行，但是默认的却 ...

已解决，将VP改为VT，因为我的过孔不是埋孔和盲孔

作者: 毒女 时间: 2011-11-9 10:23
呵呵,也就这2种情况了, 如果是过孔模式问题.按快捷键VT , 就出现了, 这个命令还是要少用,因为如果你的GND 网络设计为大孔,如果在VT 模式下,孔的别一种孔也就打不出来. 还有盲埋孔也是

作者: 可乐 时间: 2011-11-9 10:40
看看这里勾选没有

QQ截图20111109104122.png (10.51 KB, 下载次数: 5)

layer

作者: zhangminbpcs 时间: 2011-11-9 11:26
规则这要加的

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)