EDA365电子工程师网
标题:
晶体振荡器电路的设计指南
[打印本页]
作者:
crhappy
时间:
2011-9-29 16:14
标题:
晶体振荡器电路的设计指南
最近刚好在学习晶振电路，看了下论坛里面相关的帖子，以及网上的一些介绍。发现一个讲解相对比较全面的设计指南，和大家共享下{:soso_e121:} ，特别是对大家较多疑问的并联电阻、串联电阻以及负载电容等说得很详细。
; a3 }& Z. U! J" ]2 w- f# |
另外也有个问题请教下各位。在本设计指南的最后一节，关于PCB的设计里说的第4点（说应该将振荡器的输入与输出隔离开来），我记得刚学LAYOUT时有个前辈跟我讲：振荡器的输入与输出是对“伪差分”，布线时应该像差分线样走线，而实际中我看见一些公司的板子上也是类似于差分走的。现在比较矛盾，到底哪样更好，请教！
作者:
rubbishman
时间:
2011-9-29 16:37
应该要进行隔离处理，振荡时如果不进行隔离会将振荡产生的干扰耦合到输入输出端，对IC造成干扰，严重时影响可靠性，个人愚见
作者:
willyeing
时间:
2011-9-29 17:46
这个问题一直很纠结等待牛人来解答。
作者:
PADS365
时间:
2011-9-29 22:32
我不懂
作者:
chelsealy
时间:
2011-10-14 16:28
# k" K7 n# ~3 J% z, n0 U
非常感谢
作者:
wsc85
时间:
2011-10-27 11:53
学习
作者:
xiaomujie
时间:
2011-10-28 10:57
谢谢分享，好好学习！
% z8 u& V7 @2 M+ ~: d
作者:
zglak
时间:
2011-11-4 21:13
感谢!
作者:
馍馍C
时间:
2012-1-12 10:44
同样不理解，希望高手解答啊！3Q
作者:
clp783
时间:
2012-2-14 12:52
想不到这里面有这么多好东东，
作者:
DAA008
时间:
2012-2-20 09:53
我覺得二樓說的是正解。
) s; P! _1 y5 ^# C5 r6 P
用檔案第6頁的圖4來說，
& v" N% o% p/ x# k# V p
想像一個極端情況，若我的輸入和輸出不但不隔離而且距離很近，
6 Q, {$ X3 c* n" |
那意思就是OSC_IN和OSC_OUT兩者線之間會跨一個電容，
. j8 M6 e$ ^/ N* v R6 x3 p3 @2 i
這時候你用心計較算出來的CL......就都走樣了～
, X, R. A, [+ T" G! ~5 R* \ d
作者:
baifanshuishou
时间:
2012-2-28 11:01
谢谢分享
作者:
lygo
时间:
2012-3-8 21:11
非常感谢
6 v( Z- X6 O0 d' L, f& _: p
作者:
luxifaweifeng
时间:
2012-3-16 17:56
lygo 发表于 2012-3-8 21:11
% u9 Z; \2 L( d% V3 g
非常感谢
8 ~5 u u, E* ~7 h! Q0 e# `# ~
期待牛人回复
作者:
ACTODC
时间:
2012-3-20 16:14
最近正遇此问题，无解。
$ n0 P; s! V: u" g- N, w
作者:
mylive
时间:
2012-7-13 00:28
晶振焊盘之间为什么不允许走线呢，低速线。
作者:
tianma
时间:
2013-3-22 13:40
正好学习这个电路，谢谢！
作者:
格林杨
时间:
2013-11-27 14:07
感谢楼主，先下载看看
作者:
qiangqssong
时间:
2013-11-27 14:28
二楼正解,晶体的输入与输出肯定不能走成紧耦合的差分线,这样相互间的干扰肯定会增大的!!
作者:
jessicama
时间:
2013-11-28 10:46
不錯,謝謝分享
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
% u9 Z; \2 L( d% V3 g
