ms是你的表层线,dsl是你的内层双微带线吧?这个拓扑是4dimm串联的吧,L4,5,6是DDR串联的那段,L7也是内层,双微带,然后换层到表层L8,接Vtt电阻。 |
本帖最后由 Ronny 于 2011-9-16 11:22 编辑 4 ]' p, q6 V* B- @9 L a DDR3的TOP结构为串接。图中黄色点,理解为VIA 。L4、L5、L6为4个DDR之间几个VIA节点的距离。如果末端VTT电阻不打VIA直接连到L6与L7之间那颗VIA上,其实L7 ,L8可以理解为同一段线。L9没看到啊。。。大概就这样,楼主最好对着brd file上的鼠线来看,比较好理解。 |
不懂这个 |
不懂这个 |
路过,帮顶!!! |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-12-27 17:25 , Processed in 0.058979 second(s), 37 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050