EDA365电子工程师网

标题: allegro关于阻抗控制，差分阻抗控制一些问题。 [打印本页]

作者: 乌泽 时间: 2011-9-13 11:25
标题: allegro关于阻抗控制，差分阻抗控制一些问题。
大家好：
最近我有一个疑问需要请教大家，在做ddr3布线时，需要单端信号50ohm阻抗控制，差分信号100ohm阻抗控制，但是由于top层和bottom层是微带线，而内层是带状线，所以在切换层后如果保持一样的线宽与线距的话阻抗就会发生改变，这样就不能保证差分阻抗在100ohm了。这个时候我应该如何处理呢？我是要保证他们的间距与线宽不变的这个差走走线特点，还是要保持阻抗不变来进行调节走线的线宽与线距？需要大家给一些意见。谢谢！！！

作者: 乌泽 时间: 2011-9-14 09:33

没有人啊

作者: 乌泽 时间: 2011-9-14 09:34

顶起来

作者: Daniel_wang 时间: 2011-9-14 09:55
分层设置，然后再ddr3颗粒处画个area区就好了。这个area 只给个限制线宽的就好了，你这种应该是ddr3颗粒的，所以只能分层设置，外加area 俩个结合用。

作者: 乌泽 时间: 2011-9-14 17:02

Daniel_wang 发表于 2011-9-14 09:55
# v4 V/ g8 @- v% I/ y4 s0 C分层设置，然后再ddr3颗粒处画个area区就好了。这个area 只给个限制线宽的就好了，你这种应该是ddr3颗粒的 ...

我只想问是不是要保证阻抗一致就好，而不需要考虑到线宽和线距的变化？

作者: Daniel_wang 时间: 2011-9-15 10:11
是要保证阻抗，你可以按照你的阻抗去让工厂评估一下，工厂会给你一个线宽线距。

作者: cccccc32 时间: 2011-9-16 09:48
阻抗一致是一定的，但保持线宽不变最好。

作者: Ronny 时间: 2011-9-16 10:14
你们不是先计算好阻抗叠构再走线？？

作者: 001B 时间: 2011-9-19 10:44
你用polar大概模拟计算下，然后把需要管控的部分告知制板厂，让他们按照阻抗要求，进行管控

作者: routon 时间: 2011-9-19 15:27
相同的阻抗在表层和内层的线宽/间距肯定会不一样。看看DDR3的布线要求，需要的是保持阻抗一致，而不是线宽/间距一致。

作者: 乌泽 时间: 2011-10-10 16:02
谢谢大家了。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)