EDA365电子工程师网
标题:
今天在调试中遇到的一个电源问题，看看有什么解决办法？
[打印本页]
作者:
mengzhuhao
时间:
2011-9-6 22:05
标题:
今天在调试中遇到的一个电源问题，看看有什么解决办法？
今天在调试中遇到的一个电源问题，看看有什么解决办法？
% Z* c3 x8 L% W5 r0 Z2 f
一个FPGA扩展板，输入到FPGA的时钟信号为100mhz-150mhz
: \% J5 W/ |! k( C" \
发现的问题有：
6 x- I! N2 x' r' C
（1）扩展板上芯片产生的时钟输出波形低电平接近1v左右的电平，断开与FPGA时钟输入管脚测量时钟时信号质量还可以，低电平接近0v；串接的电阻已换成0欧姆还是这样，是不是FPGA板时钟线比较长影响就是这样的呢？
9 A+ ^( W/ W8 ^; @( J
（2）当提供给FPGA时钟管脚频率为100mhz的时候，1.2V供电LDO输出纹波有80mv多，LVDS输出的画面肉眼看基本没问题（1024分辨率）
! N) n) k' m9 _% z; z
但是当提供给FPGA时钟管脚频率为150mhz的时候，1.2V供电LDO输出纹波有100mv多，LVDS输出的画面有斜纹（1920分辨率）
. b3 b/ D0 ^0 j0 y% A
（3）外接的是一个6.5电源，通过3个二极管分流出3路5v，然后通过ldo芯片产生模拟3.3v、1.2v，数字2.5/1.2
! ~# c" C+ J; b+ E
数模地在电源处有短接
+ h/ r) X1 K' T0 r) d1 [
（4）现在使用的供电电源输出电流大概500-600ma，但在摸ldo的时候模拟1.2比较烫，已经使用了两个ldo并联的方式（型号用的是ams1117-1.2v），其他的电影ldo基本不烫
U6 g' F% R8 C8 ]8 T* h" s4 `
（5）但是在测试中还发现，断掉模拟信号输入，LVDS直接输出测试画面的话看不到斜纹（1920分辨率）
3 d5 d# C0 {$ q( I
作者:
jacklee_47pn
时间:
2011-9-6 23:26
(1)當頻率越高，信號越容易被衰減，但是直流偏壓仍然還是存在，如果FPGA时钟的管腳內部有 PULL-UP 電阻存在，或是芯片的管腳是類似 TTL 架構，都會造成低电平變高。
. P, [3 e% b# x* @; l [" w
(2)試試看在 FPGA 的每根 1.2V 管腳上，加上 1UF ~ 4.7UF 電容器，會不會改善紋波，並且改善你的信號品質。
. u( d5 ]7 D0 q8 C
(4) 5V 用 LDO 轉 1.2V 電壓效率太低 (24%用於輸出，其餘都是熱量)，所以會燙。建議換成開關式的 DC-DC 芯片。
( g4 I7 z X \8 q! p( k
' \& _7 c7 z$ f; _6 L1 S6 V4 U
其他的問題，請高人續接下去回答或是補充說明。
9 C; J0 V( Z' C) u
/ Y) I5 Z7 n* B- u8 s
作者:
caiyongsheng
时间:
2011-9-7 12:05
（1）串接的电阻换大一点试，如22欧姆
% x1 N) g0 J% Y& W4 o4 o9 E; X
（2）电源的纹波很不正常，一般来讲是输出电压的1%，所以你要好好检查你的电源设计及layout
9 {7 [- p0 F+ Z% g
（3）输入，输出压差较大，供电电流又比较大的情况下，不要使用LDO，温度过高会导致输出不正常
作者:
xiao040223
时间:
2011-9-10 14:41
同意二楼的
作者:
mening
时间:
2011-9-10 17:14
ams1117是不能直接并联输出的，效果会更差。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2