EDA365电子工程师网

标题: 求救！画封装时焊盘与走线重合报错 [打印本页]

作者: lww531 时间: 2011-9-5 11:14
标题: 求救！画封装时焊盘与走线重合报错
如题，在画一些特殊元件封装时，如耦合器、滤波器，因为整个元件除了焊盘还有走线，我把焊盘放在走线的最末端并与走线重合，在导入到PCB后，会报错，我再将焊盘与走线分开，更新至PCB后就不会报错了。这是为什么？

作者: lww531 时间: 2011-9-6 09:11
没人知道这个是什么原因吗？

作者: lww531 时间: 2011-9-6 09:11

作者: youjinwei2010 时间: 2011-9-6 10:36
{:soso_e100:}

作者: lww531 时间: 2011-9-16 15:45

我现在知道是什么问题了，就是画封装时异形焊盘的问题，参照论坛上给出的方法，使用design/netlist/configure physical nets后就变成第二张图的样子，这样就改变了管脚属性，使得本就连接的元件变得不连接了。

6.JPG (55.63 KB, 下载次数: 0)

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)