EDA365电子工程师网
标题:
关于去耦电容放置的问题请教
[打印本页]
作者:
jang2lin
时间:
2011-8-3 15:16
标题:
关于去耦电容放置的问题请教
小弟刚涉及到PI问题没多久，基本处于菜鸟水平，正在做的一个项目，有问题困扰了我很长时间，在此向各位大哥请教：
. x# K1 e9 _+ Y. s
6 o) q% i* O) W m
1、对于一个芯片电源的去耦，有两种方案：A、VCC层铺铜，打过孔连到电容引脚上，再从电容脚上直接拉线到芯片的电源脚；B、用VCC层全部铺铜过去，电容和芯片电源脚都打过孔到VCC层。两种方案哪个更好，为什么？能不能通过理论解释一下。
' `3 y7 _% M2 v* u
, W* }; u5 s! Y0 E! u* V( m* B) \/ s
2、对于BGA芯片的电源脚，一般会放几个0.1uF的陶瓷电容去耦。A、这些电容放正面，VCC层——过孔——电容脚——电容脚上拉线——BGA脚；B、这些电容放背面，VCC层——过孔——同时连到电容脚和BGA脚。个人认为这两种方式的区别在于：前者是先过电容，再到芯片脚，后者是过孔出来同时到电容脚和芯片脚；另外前者电容的位置会稍远，后者可贴近BGA脚放置。这两种方式哪种更好一点，为什么？
$ P7 O5 O2 \# q& n1 a: ?
1 E! w9 R8 q. Q* Y2 \) e- s
3、退耦半径是个什么概念，由什么原理产生的？有什么决定了半径的大小？有没有个一般经验值可以参考的，比如说BGA芯片电源脚的0.1uF电容，半径多少？
$ f9 S8 S* n O- p6 z* z9 r$ E
/ ~) o3 E5 [6 Q1 I7 r# g( o% K
问题比较浅，请哪位大哥帮小弟答疑解惑一下，感激不尽！！
, T3 l. _4 E( d9 F6 _6 ^: I# Q
作者:
jemyone
时间:
2011-8-3 16:26
1.进入芯片引脚的信号，最好是从退耦电容出，才能让其作用发挥到最大（就是稳定的信号进入芯片），并且电容靠近芯片引脚
- h( t5 m' G: Z r' h7 m
2.综上所述，退耦电容放在芯片背面，VCC层——过孔——电容脚——电容脚上拉线——BGA脚这样做做，应该可以满足的吧
: a/ l3 s* M7 X0 v0 B4 f5 T
退耦半径没听过啊
作者:
burton0510
时间:
2011-11-25 17:22
退耦半径一般选择电容器谐振频率波长的1/50就差不多了。
4 B/ [, x5 D- B5 J1 @8 G
小电容的谐振频率高，退耦半径就较小，所以小电容要尽量靠近器件的电源引脚。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2