EDA365电子工程师网
标题:
关于去耦电容放置的问题请教
[打印本页]
作者:
jang2lin
时间:
2011-8-3 15:15
标题:
关于去耦电容放置的问题请教
小弟刚涉及到PI问题没多久，基本处于菜鸟水平，正在做的一个项目，有问题困扰了我很长时间，在此向各位大哥请教：
+ `& Y4 B; ~& v2 }6 M; y
! H+ S6 P! u( i% I; u
1、对于一个芯片电源的去耦，有两种方案：A、VCC层铺铜，打过孔连到电容引脚上，再从电容脚上直接拉线到芯片的电源脚；B、用VCC层全部铺铜过去，电容和芯片电源脚都打过孔到VCC层。两种方案哪个更好，为什么？能不能通过理论解释一下。
q. S( s1 w8 J& j3 I* S
3 y3 O; o0 E; q
2、对于BGA芯片的电源脚，一般会放几个0.1uF的陶瓷电容去耦。A、这些电容放正面，VCC层——过孔——电容脚——电容脚上拉线——BGA脚；B、这些电容放背面，VCC层——过孔——同时连到电容脚和BGA脚。个人认为这两种方式的区别在于：前者是先过电容，再到芯片脚，后者是过孔出来同时到电容脚和芯片脚；另外前者电容的位置会稍远，后者可贴近BGA脚放置。这两种方式哪种更好一点，为什么？
% d# ?, Y& N7 z7 }/ k$ ] V
9 S& c5 G, V# P$ ]
3、退耦半径是个什么概念，由什么原理产生的？有什么决定了半径的大小？有没有个一般经验值可以参考的，比如说BGA芯片电源脚的0.1uF电容，半径多少？
F( }+ S1 R: f
$ S1 u% N% Q5 J- m& B) F0 V1 ~+ \
问题比较浅，请哪位大哥帮小弟答疑解惑一下，感激不尽！！
: Y9 y: F* C% B% p; b& _- x
作者:
羽族
时间:
2011-8-3 15:26
顶！请教中...
作者:
lnsxasd
时间:
2011-8-4 00:20
请参考 于博士信号完整性研究网，级别太低不让发网址，自己找找。
作者:
qibenxiajiang
时间:
2013-7-30 17:22
我也想知道，求解···
作者:
wwddss_1976
时间:
2013-7-30 20:36
对于BGA，一般采用的是平面退耦，即B、用VCC层全部铺铜过去，电容和芯片电源脚都打过孔到VCC层。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2