EDA365电子工程师网

标题: 亲自处理过的十度走线 [打印本页]

作者: amper 时间: 2011-7-27 16:15
标题: 亲自处理过的十度走线
本人亲自处理过的十度走线，自认为有些小技巧还是值得推广的；
由于之前都是在大公司出差，完成的项目没法截图给大家分享，现抛出这么一个话题，供大家讨论；

1、什么是十度走线？

2、为什么要十度走线？

3、什么信号需要十度走线？

有碰到类似问题的朋友可以提出讨论，能帮忙解决的，乐意效劳！没碰到过类似产品的，了解一下就行，这东西得亲自体会过才有感觉的

作者: cxyjoe 时间: 2011-7-27 16:34
这个没用过，说不上来，楼主指教指教

作者: niuwa 时间: 2011-7-27 16:45
1.走线拐角的度数为170°，而不是通常设计的135°；
2.将纤维编制效应带来的信号质量问题降到最小；
3.当信号速率达到4GHz时，需要考虑10°走线。

作者: cccccc32 时间: 2011-7-27 16:55
回复 amper 的帖子

楼主和niuwa 都是牛人，佩服！！！

请楼主详细解答一下这几个问题吧，很想学习一下。非常感谢

作者: Daniel_wang 时间: 2011-7-27 17:07

作者: nbhand 时间: 2011-7-27 17:46
学习了

作者: mcizhy 时间: 2011-7-27 19:29
提示: 作者被禁止或删除内容自动屏蔽

作者: esonxy 时间: 2011-7-27 22:36
头次听说学习了

作者: fanrick 时间: 2011-7-27 22:55
第一次听说，麻烦楼主详细说明一下，让大家也长长见识

作者: rx_78gp02a 时间: 2011-7-28 07:49
搂住，有什么心得说出来嘛，藏着噎着怪难受的，别憋坏了身子哦！

作者: wjl882008 时间: 2011-7-28 08:40
到底是怎么走10度的线呢？

作者: daidai007 时间: 2011-7-28 08:42
在之前的公司听说十度线是Intel最先提出的要求，为了使信号流通更顺畅。至于拐角度数Intel的容忍范围为170-150度，每段Cline seg不超过300Mils。一般PCIE\QPI\DMI这几个Bus要做十度线，有时SAS\SATA Bus也要做十度线或者是Arc线。

作者: cccccc32 时间: 2011-7-28 09:21
回复 amper 的帖子

等待楼主详细讲解。。。。。。。。。。。

谢谢！

作者: moioye 时间: 2011-7-28 09:59
3楼和12楼的都是强人,在等待高手的详解

作者: elm99 时间: 2011-7-28 10:15

niuwa 发表于 2011-7-27 16:45
1 ?1 W$ [6 f; D1.走线拐角的度数为170°，而不是通常设计的135°；$ n- h7 R0 w3 m+ g; ^
2.将纤维编制效应带来的信号质量问题降到最小；
7 k+ i% e9 z9 W9 R6 T5 C k! K3.当 ...

有长知识了，感谢高手解答，
弱的问一下，上文中的“纤维编制效应”是啥意思？

作者: cccccc32 时间: 2011-7-28 10:23
与楼上同问！！！

作者: amper 时间: 2011-7-28 10:47
呵呵，不好意思，上班忙，3楼和12楼的，已经说了大概了！所谓纤维编制效应就是指基板板材，也就是俗称的玻璃布，让信号不走在玻璃布的罅隙中，减小对信号的影响；
12楼的，对于那些信号，也总结得很好！
确实，这个10°走线是有INTEL提出来的。其10°走线并非指绝对的10°，它是有一个范围的，在十字坐标轴 “+ +”区域，它的范围是 10°~ 35° 、 55°~80°，其它三个区域同理。

作者: amper 时间: 2011-7-28 10:48
至于小技巧，还在整理中，整理好了，直接文档上传，

作者: cccccc32 时间: 2011-7-28 11:10
回复 amper 的帖子

非常感谢解答，等待分享文档！！！

作者: interrupt 时间: 2011-7-28 12:50
楼主这是钓鱼贴

作者: 每天学一点 时间: 2011-7-28 13:19

interrupt 发表于 2011-7-28 12:50
8 J! l& _# V7 r. ?8 X楼主这是钓鱼贴

作者: bluemare 时间: 2011-7-28 15:01
lz这个问题俺关注很久了。另外，niuwa兄在论坛里应该也是高高手之一呢

作者: lilinyf 时间: 2011-7-28 16:43
又长见识了

作者: phicialy 时间: 2011-7-28 17:10
学习了

作者: yu2007 时间: 2011-7-28 18:57
学习了，请问如何走10度线呢，这个十度走线是不是以元件焊点为中心呢？是以什么么中心点呢

作者: amaryllis 时间: 2011-7-29 17:57
长见识了

作者: fenghwu 时间: 2011-7-29 19:45
继续关注

作者: sandaoshahu 时间: 2011-7-29 19:48
上文中的“纤维编制效应”是啥意思？

作者: airsmiler 时间: 2011-7-31 11:05
不懂啊，小弟前来学习

作者: sinsai 时间: 2011-8-1 09:39
下文呢？关注

作者: amy4616 时间: 2011-8-1 09:56
樓主若能有範例呈現就更好了!!

作者: WZS_PCB 时间: 2011-8-3 11:14
其实也可以叫板厂旋转玻璃基布10°，只不过cost会大些。

作者: cccccc32 时间: 2011-8-3 14:38
回复 amper 的帖子

继续等待共享文档。。。。。。。。。

作者: xin_yu 时间: 2011-8-11 10:36
期待楼主贴个图上来看看，关注

作者: zhouqingmin 时间: 2012-2-10 21:39
继续等待共享文档。。。。。。。。。

作者: 小桂 时间: 2012-2-11 13:56
值得深入了解哈子

作者: blue822180 时间: 2012-2-11 23:43
什么时候出文档呀，期待观看

作者: newoodsoft 时间: 2012-2-12 12:00
我记得我在读STEPHEN H.HALL 的高级完整性技术书上有提及过这个问题，的确是和FR4的玻璃纤维有关的，在比较高速的电路上，使用10度左右走线可以有效减低由于玻璃纤维问题引起的基板介电常数不均的影响，从而有效保证在高速路径上的有效介电常数的一致性，保证信号的完整。

作者: 陈豪俊 时间: 2012-2-12 13:54
第一次听说湿度走线，期待高手来个系统教程

作者: eeicciee 时间: 2012-2-12 21:55

newoodsoft 发表于 2012-2-12 12:00 " _+ Y2 V5 Q/ P' `: y
我记得我在读STEPHEN H.HALL 的高级完整性技术书上有提及过这个问题，的确是和FR4的玻璃纤维有关的，在比较 ...

请问一下书名呀

作者: huangzj 时间: 2012-2-15 08:11

sandaoshahu 发表于 2011-7-29 19:48
" @# s, ]! E7 s+ [) [上文中的“纤维编制效应”是啥意思？

就是基材是由玻璃纤维做十字的网格做成的，这样就会有一些地方有玻璃纤维有些是空的，要是有些高速信号线走在玻璃纤维上有些只是走在空格上那么这样的阻抗就不同了，10°走线就是为了避免这样才提出的，让高速信号线的走线下面的基材的介质系数都保持一致。

作者: 德军 时间: 2012-3-2 20:10
深层次东西

作者: chinawuyuying 时间: 2012-3-4 13:54
学习了

作者: amper 时间: 2012-3-5 17:10
本帖最后由 amper 于 2012-3-5 17:13 编辑

不好意思，时过境迁了~
https://www.eda365.com/thread-63848-1-1.html
以上链接是提及最新版 cadence 16.5 里的10度走线功能~
本人的小技巧得淘汰了~
说起来又费时，就不误导大家了~
多谢关注~

作者: eeicciee 时间: 2012-3-5 21:04

amper 发表于 2012-3-5 17:10 8 d. O% X6 {: p
不好意思，时过境迁了~
# ] t* L# m/ D& \# H1 ?0 Vhttps://www.eda365.com/thread-63848-1-1.html6 b; l* l6 [7 _* H7 m- \; \# y
以上链接是提及最新版 cadence 16. ...

可不可以介绍一下16.3怎么走出那样的线呀？

作者: feiyang_zc 时间: 2013-1-31 21:30
16.3是不能直接走出10度线的。一般可以用skill、或者旋转PCB来实现。不过16.6已经自带这个功能了。

作者: 爱我的人 时间: 2013-2-3 21:12
刚装了16.6

作者: jxchaplilin 时间: 2013-2-3 22:26
有了解过，但一直没有实践

作者: elover 时间: 2013-2-4 21:28
可以设置光标的角度为10来走线，或者通过网格（1:5）实现。是否十度走线我觉得跟板子的高速线的长短有关，考虑fiber glass效应延时差异。{:soso_e100:}

作者: Kylewang 时间: 2013-2-5 10:37
长姿势啦

作者: hantown 时间: 2013-2-5 12:58
对要求高的地方走ARC转角

作者: yuzengshu 时间: 2013-2-7 09:37
SPB16.6硬件自带10度走线功能，初学allegro的找我帮你们口 170762386

作者: cxt668 时间: 2013-2-7 11:33
有长知识了

作者: cdmsz 时间: 2013-2-18 14:09
受益非淺，有长知识了，感谢高手解答

作者: 0aijiuaile 时间: 2013-2-19 11:26
10度走线一般对于商业级产品应用会用得较多，原因主要为：
商业级对于成本管控较为严格，特别是量产的产品，不可能为了保证6G的SATA or 5G的PCIE等非得用上rongers or alron{:soso_e114:}；
10度走线主要为了保证走线的TDR阻抗的连续，而板级影响阻抗的因素较多，波纤效应在5GHz以上的对信号的影响到底有多大，我们还需在具体的AVG DK条件下去观察传输线的回波损耗、TDR情况以及差分相位的改变。

作者: tllok 时间: 2013-2-19 11:55
非常感谢大家的分享，学习了

作者: ruqin606 时间: 2013-4-17 13:09
学习了

作者: eversong 时间: 2013-4-17 15:53
10°走线也叫抖线，纤维编制效应是指横平竖直的线在不同层垂直相交可看成是一张网，所带来的负面效应。

作者: zhjim 时间: 2013-4-17 22:28
我想说，现在的EDA软件似乎没有走十度线这个选项吧？

作者: 一杯清茶 时间: 2013-4-18 00:09
贴个图给大家看看

未命名.jpg (212.75 KB, 下载次数: 7)

作者: yllwf0815 时间: 2013-4-18 08:44
额真是长知识了

作者: mankou001 时间: 2013-4-18 09:49
我还是不明白什么样的是十度走线，能不能贴个图出来看一下呀，楼上的，你的这个图是十度走线吗

作者: amper 时间: 2013-4-22 11:26

一杯清茶发表于 2013-4-18 00:09 ! _$ j2 }6 o$ W' c1 i6 z
贴个图给大家看看

这图看起来怎么这么眼熟，你是哪家公司的？YIBO？

作者: Julia_E365 时间: 2013-4-22 12:43
既然说10度走线能使阻抗突变小，跟弧形走线是任意角度的，两者是否矛盾呢？

作者: luleiavr 时间: 2013-4-24 15:08
长见识了

作者: procomm1722 时间: 2013-4-24 21:51
這個問題其實很簡單也很現實與殘忍
你如果去看 FR4 的結構, 你就會知道裡面並不是均勻的物質, 而是像編織線這樣的結構.
因此就造成了阻抗不連續與不一致的問題 , 因此就會想辦法來均衡阻抗.
10 度線是一種說法 , 事實上應該會有很多種角度 , 而該使用何種角度則是看FR4裡面的編織纖維的結構.
這個做法也只有對 FR4有意義 , 換上 Teflon , 那麼根本就沒這檔事.

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)