EDA365电子工程师网
标题:
请教关于芯片退耦电容的走线问题
[打印本页]
作者:
snail
时间:
2011-7-26 23:20
标题:
请教关于芯片退耦电容的走线问题
小弟刚涉及到PI问题没多久，基本处于菜鸟水平，正在做的一个项目，有问题困扰了我很长时间，在此向各位大哥请教：
' [6 ?/ B# S' E, _/ q% U, b
& W7 L: y y9 r- u; Y
1、对于一个芯片电源的去耦，有两种方案：A、VCC层铺铜，打过孔连到电容引脚上，再从电容脚上直接拉线到芯片的电源脚；B、用VCC层全部铺铜过去，电容和芯片电源脚都打过孔到VCC层。两种方案哪个更好，为什么？能不能通过理论解释一下。
( E( ]1 ` X i$ z3 R) a9 \1 z
) J2 i0 o: H( R
2、对于BGA芯片的电源脚，一般会放几个0.1uF的陶瓷电容去耦。A、这些电容放正面，VCC层——过孔——电容脚——电容脚上拉线——BGA脚；B、这些电容放背面，VCC层——过孔——同时连到电容脚和BGA脚。个人认为这两种方式的区别在于：前者是先过电容，再到芯片脚，后者是过孔出来同时到电容脚和芯片脚；另外前者电容的位置会稍远，后者可贴近BGA脚放置。这两种方式哪种更好一点，为什么？
7 i/ Q) v# a/ N" O% Q- |9 [
5 h* V1 O& U& i' c2 W6 Z
3、退耦半径是个什么概念，由什么原理产生的？有什么决定了半径的大小？有没有个一般经验值可以参考的，比如说BGA芯片电源脚的0.1uF电容，半径多少？
, j7 ?2 n4 c+ B
) ]5 ^; R% ]( X4 k) l Y
问题比较浅，请哪位大哥帮小弟答疑解惑一下，感激不尽！！
1 N' d2 ?+ Y7 A7 G/ k
1 k) g: S/ M. i
, v6 S( x/ s+ a# }
作者:
candid
时间:
2011-7-27 08:40
帮着顶一下
作者:
snail
时间:
2011-7-27 08:48
有没有大神帮忙解答一下啊！看了于博士关于退耦电容 储能 和 电源阻抗的两种解释，还是有点乱！按照让电源阻抗最小的原则，感觉VCC——过孔——电容脚之后，用铜皮铺过去到芯片脚退耦效果会更好一点。因为引线电感要小很多。但是实际上大部分貌似都是用线拉过去的。
作者:
dsws
时间:
2011-7-28 15:59
建议拉线过去，一个电容一个bga电源管脚，铺铜过去电源的阻抗是有减小，但也会把某一个bga电源管脚的噪声引入到其他相同电源管脚上，这样PI会变差。具体情况可能还是得因人而异，最好就是通过仿真来决定，
作者:
yansd51
时间:
2011-7-28 16:04
过孔会产生寄生电感电容，一般不建议多打孔
作者:
routon
时间:
2011-8-2 11:02
个人经验，对于非BGA封装的芯片，电源先过电容再到芯片管脚。对于BGA封装，正面肯定是放不了几个滤波电容的，而且工艺要求要远离BGA 3-5mm，所以都是放在背面，电容和BGA电源引脚公用一个过孔。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
