EDA365电子工程师网

标题: 差分等长求助 [打印本页]
作者: coyoo    时间: 2011-5-31 15:27
标题: 差分等长求助

. D+ t2 S" F$ [; O在进行差分拉线的时候，发现2根差分线走出来的长度差异很大，如上图所示。我本来想控制2线长度差在5mil以内，差分对内线间距设的较大，为19mil。为什么会差异如此之大呢？* m( k: n6 A$ N& C5 q. _0 H
作者: zhoulz    时间: 2011-5-31 15:34
转弯的时候有的线是内角，有的县是外脚，这个是有区别的。在你的图中有2个拐弯，调整两个拐弯的长度相等试试。还有就是可以右键，single trace mode来调整等长。
作者: daidai007    时间: 2011-5-31 15:35
1.可能有pin delay：也就是说你的差分线接到bga上，bga芯片本身有有内部长度，加到差分线的总长上了% @; s# V) q9 b& @! d
2.可能有线头：在你走的线上可能夹杂了线头，最有可能是在打via换层的地方有线头
作者: niuwa    时间: 2011-5-31 15:36
19mil也算大啊，你让哥经常碰到的几十mil的偏差时情何以堪？把其中的一根线在靠近IC的地方弯一点点就可以了。你会发现十几mil其实很短。
作者: 每天学一点    时间: 2011-5-31 15:57
作者: coyoo    时间: 2011-5-31 16:01
niuwa 发表于 2011-5-31 15:36 5 p9 n, r% A& N! x+ u5 j! Z" i3 I
19mil也算大啊，你让哥经常碰到的几十mil的偏差时情何以堪？把其中的一根线在靠近IC的地方弯一点点就可以了 ...
/ {" i. W; l  o8 k, e; D
19mil是指我设置的差分对之间的间距。
, l: z  w! }' p, c" A0 ]$ r6 ]: |  e1 K
实际2根差分线之间的长度差达到90mil。
3 T# J2 h' S# D/ q( k+ D) @
作者: coyoo    时间: 2011-5-31 16:04
daidai007 发表于 2011-5-31 15:35 4 J2 D! x5 [% B) Z9 c% T9 \
1.可能有pin delay：也就是说你的差分线接到bga上，bga芯片本身有有内部长度，加到差分线的总长上了
) N0 r3 V: c- i1 s5 l2.可能 ...

+ U  d1 m9 w7 a" T. I我show element每根线发现差异确实表现在走线上，由于拐弯导致某根线大部分在内侧，所以累计到80到90mil。
0 M" o* s' W! r
作者: coyoo    时间: 2011-5-31 16:06
显然间距越小，等长越容易控制！
作者: niuwa    时间: 2011-5-31 16:24
回复 coyoo 的帖子6 r( V& v1 K- d  k; g" o+ [, w

7 a$ E! Z& f5 k! R# l, n* U我晕，你设这么大的差分间距？不管有没有阻抗控制要求，19mil的间距已经是超级松耦合了。设小点吧，最好10mil以内，阻抗实在控制不，把平面层掏空。# m$ L9 e! _" `; x" c$ e; v
作者: coyoo    时间: 2011-5-31 17:15
我在想差分对2根线长度差在100mil以内不会有什么问题吧？！
作者: weving    时间: 2011-5-31 17:44
前面说得都不对..球长两根基本上是一样长的.你发上来的图只截了一端.另一端接得不完全配对吧?..你把另一端发来看看可以怎么解决
作者: coyoo    时间: 2011-6-1 09:37
weving 发表于 2011-5-31 17:44 $ M! I3 ?# a$ [7 b8 \
前面说得都不对..球长两根基本上是一样长的.你发上来的图只截了一端.另一端接得不完全配对吧?..你把另一端发 ...
9 c* y4 Q0 S( I( C
Please check:
7 ~4 B& f; r! a. o" d , S. r# a7 T1 X: J/ e4 v
作者: coyoo    时间: 2011-6-1 09:39
weving 发表于 2011-5-31 17:44
1 U# x" n9 u' l2 G/ M9 C. Y, e前面说得都不对..球长两根基本上是一样长的.你发上来的图只截了一端.另一端接得不完全配对吧?..你把另一端发 ...

5 o% f  d1 ~: m8 G0 B另外还有下面一小段：) A* \$ I5 a' C3 z4 s$ U( ^

* x& X5 R( Z2 }: R8 t. x6 t3 a8 N
作者: coyoo    时间: 2011-6-1 10:05
如图所示，走内侧的那根线，通过show elment查看发现每一段都比外侧那段短10到20mil不等，所以累积下来就有40mil，甚至有的有80到90mil的差异。
作者: dzkcool    时间: 2011-6-1 10:11
主要是间距过大，导致走在每个转弯内侧的那根线会更短，就像赛车，走内道路径短，容易超车。
作者: PP2008    时间: 2011-6-1 10:37
假如仍然无法调整的话，那就Tune虫虫线吧，这是我们公司常用的做法
作者: coyoo    时间: 2011-6-1 11:25
dzkcool 发表于 2011-6-1 10:11
# i9 j% Q0 Y" D& h主要是间距过大，导致走在每个转弯内侧的那根线会更短，就像赛车，走内道路径短，容易超车。

3 G5 p( F' Q+ c/ T  X是啊，不过为了控制阻抗，不得已这样设置。
3 i" U) l! q# d: ?4 d2 Q
作者: coyoo    时间: 2011-6-1 11:31
PP2008 发表于 2011-6-1 10:37
2 ^! x* ]& p5 t% @: B6 C. Z假如仍然无法调整的话，那就Tune虫虫线吧，这是我们公司常用的做法
0 J. h, y  H! {

' D6 x2 Z: C. a: `& }  M3 U9 \) i9 r你是说像这样吗？！
/ r$ _& i- j, K
5 K: c/ c' n+ x. _  `. @' U. L如果这样我还是比较担心，因为我这组差分是一把100Mhz的时装。另外还有几组高速Transceiver走线，速度高到3G。
; V4 C" T7 K# x! o$ t& e
作者: xiaomujie    时间: 2011-6-1 11:31
一般的等长线，保证在200MIL就可以了。
作者: dzkcool    时间: 2011-6-1 11:55
coyoo 发表于 2011-6-1 11:25
4 I3 E+ s4 p8 n( @8 p是啊，不过为了控制阻抗，不得已这样设置。
! G) i; ~$ C8 ?  Z) I( Y
这么大间距走差分线很不好，失去了差分耦合的意义了，是不是板太薄了，导致走线与参考层过近？如果是这样的话，可以算算线走细点，铜厚0.5oz，等控制方法，尽量是差分间距小到10mil以内。
作者: PP2008    时间: 2011-6-1 13:01
回复 coyoo 的帖子( ~# _0 h( m/ X
* ^" |  d2 i9 x5 v
是的，这种是不得已而为之的，不过尽量在不对称出PIN处Tune，我们10G的线都有用过这种做法的，
作者: weving    时间: 2011-6-1 13:36
回复 coyoo 的帖子* F2 I" M+ P5 c8 X! k

* w: |) T  l. K! Y0 m; F1 b4 n, n看你两端都走得很规整,你走的弧形线很容易出现多余线段..不然两端都走得这么标准应该不会差那么多的.你找找看..1 i. b& n' G+ y( E( E; C5 d5 d( o
0 f9 f6 p* o) n% y. M  V4 r
作者: coyoo    时间: 2011-6-2 09:47
weving 发表于 2011-6-1 13:36 : o/ W% l. g3 U( j; P' l
回复 coyoo 的帖子, G5 I0 M  A8 y

+ D  M$ l! d# O: L7 A9 h' ^看你两端都走得很规整,你走的弧形线很容易出现多余线段..不然两端都走得这么标准应该不 ...

! y* |9 c' R% Z8 g4 }- Y1 Q+ P/ ]* R我查看了整段走线，发现每一小段内侧走线都比外侧要短10到20mil，所以累积下来达到40到90mil应该不奇怪的。
7 X% g3 H' f' W5 X! p
作者: yaojun    时间: 2011-6-2 10:38
通常在没有做模拟的情况下  两根差分线间的差距控制在10mil内  对内tolerance控制在100以内



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2