EDA365电子工程师网

标题: 求助！BGA扇出出问题啦！有图有真相 [打印本页]

---

作者: wcx    时间: 2011-5-12 23:00
标题: 求助！BGA扇出出问题啦！有图有真相
小弟初次用allegro设计电路，在对484脚的BGA进行删除操作时出现问题。BGA脚间距为0.8mm 焊盘我设计的是0.45的圆形焊盘。扇出用的过孔用的是0.5mm的焊盘，0.2mm的孔径。可是在扇出后密密麻麻的都是DRC错误。还望各位大侠出手相救。。。

选择creat fanout
. e5 X* u. W9 I2 Z. S& o  q
3 P* A. U! P3 `+ R' N选择via50_20_75过孔
. w, F$ K$ t' V
  J! y5 Y" [- y' B# Y点击完器件之后
9 [8 Q# N) U9 s% p3 i) L
9 Z- n) m/ I& d$ j! f$ X% Q: {来个特写。。。
1 H3 d1 ]9 [7 L( ?7 P3 T+ w% q) l注：BGA背后放置了去耦电容，应该不会有影响吧？我把电容移走后再fanout也是出错！

4.png (50.7 KB, 下载次数: 14)

下载附件  保存到相册

2011-5-12 22:56 上传

---

作者: dsws    时间: 2011-5-13 08:17
很明显是，VIA和pin太近，换小一点的孔，不清楚你的BGA是多大的?

---

作者: 紫菁    时间: 2011-5-13 08:21
你可以看一下你的VIA 和pin 的规则设置是多少？
然后量一下你实际扇出的via和pin的间距。如果是符合工厂生产的能力的话，你可以给BGA一个区域的小规则 ，这样就不会有DRC报错了

---

作者: summmmmm    时间: 2011-5-13 08:44
我从网上下的allegro DRC代码，给你看看
5 Z0 A2 V1 @4 m% v( X2 L8 C! U( I7 y* E

Allegro_DRC错误代码.pdf

2011-5-13 08:29 上传

点击文件名下载附件

下载积分: 威望 -5

63.53 KB, 下载次数: 141, 下载积分: 威望 -5

---

作者: cccccc32    时间: 2011-5-13 09:13
pin到via太近了，修改一下约束；

---

作者: wcx    时间: 2011-5-13 09:21
回复 summmmmm 的帖子

谢谢分享！

---

作者: wcx    时间: 2011-5-13 09:24
多谢大家的回复！我把BGA的区域规则改了一下，现在不会有DRC错误了。但是还有个问题，就是BGA扇出以后，全部都是通孔。我底下的去耦电容怎么放啊？

---

作者: 李秀芳    时间: 2011-5-13 10:27
这样的情况的话就是不能每个pin都打孔了，你把电容放进去，然后把相应的孔删掉就是了

---

作者: minger2008    时间: 2011-5-13 10:31
回复 summmmmm 的帖子
3 s  S9 q$ A1 \
$ g0 _1 @3 Z6 _' I哈，这个不错，可以收藏，谢谢
6 A* X6 a& {* E: K# s

---

作者: wcx    时间: 2011-5-13 10:33
回复 李秀芳 的帖子

哦~~谢谢啦！再请教一下，BGA的解耦电容在背面的布局排列有什么要求没？

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2