EDA365电子工程师网

标题: FPGA仿真问题 [打印本页]
作者: purplesail    时间: 2011-4-27 08:14
标题: FPGA仿真问题
最近在做有关FPGA的仿真，在ISE中约束管脚和电平后，生成IBIS模型，可是仿真时出问题，拓扑结构能够提取出来，但是仿真时提示"cycle.msm does not exist"tlsim里面内容如下：
: I& M* \0 n; W6 V$ s2 K2 q**** Tlsim command line ****
9 z  u& E6 U3 C tlsim -e 2.000000e+001 -r 0.200000 -o waveforms.sim -dl delay.dl -dst distortion.dst -log tlsim.log -ocycle cycle.msm main.spc; b3 L5 ?9 N8 T5 U5 c
0 l3 i( z! ]" {5 T; V1 M) I3 z
*********************************************************! R  J8 ^2 K& X7 K% x6 l/ d7 f2 N/ F2 j
   Failed To Compile SubCircuit xUHF==RECEIVER_icn_ckt 1 UHF==RECEIVER_icn_ckt
* ]' |+ c. r) h2 q
- S7 G% h2 b- S) r- x1 ~* O2 V' _+ O  b" {2 b* N% x
*********************************************************6 U6 D; U. p1 X4 e* Y

& _- o$ D. a5 o4 p4 T" Y4 \*********************************************************; E, X8 n% e& l4 t6 @, q7 u
  ABORT:The Circuit is Empty  & E3 X$ _/ ]8 u: y
3 V; c! l$ C. b5 k; _) p! C5 s2 l

2 n# S7 u7 a8 f! M8 e- E  q
! m+ x- u. a2 \8 t" y8 v  z
9 j  q5 n% V0 u$ u, |& B9 X# P在audit所仿真的网络时，有错误：
# G: \- o3 j3 a8 n2 VERROR >>  Pin(s) with conflict between PINUSE property* E8 q! f  O: z
          and signal_model parameter in IbisDevice pin map :
; }' M4 E% D+ t  p2 q          Pin      Component       Pin Use       Signal Model       Design  f6 M2 r, x9 l* i4 `
          ---      ---------       -------       ------------       ------7 V7 P; X1 k, y+ D
          B4          U11            NC          SPARTAN6_PINASSIGN_LVDS_33_TB_25 UHF==RECEIVER3 T8 H8 F  S1 w9 q& C3 k' @" l

2 }+ P7 ?" W( Z5 D& y0 ]6 L. o4 h. P' y3 ]  r, N+ P. X
请各位大侠帮忙！！！多谢！！！
$ D9 f5 Q. i5 `# r# i7 Q  Q. R+ D4 ?) k
作者: baijin232911    时间: 2012-7-11 21:21
大哥！你那个FPGA的ibis是怎么添加进去的，我现在有用到FPGA，但是仿真的时候，我不知道具体怎么添加，而且FPGA的管脚是后来根据程序指定去配置的。所以这个问题很困扰了。求指教，万分感谢了!望回复。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2