EDA365电子工程师网

标题: ORCAD错误，望高手解决 [打印本页]
作者: uestc2007    时间: 2011-4-14 10:49
标题: ORCAD错误，望高手解决
我画了原理图，但是进行DRC检验的时候老是报错。我们老说中间需要一个什么插件，我不知道是什么。还望高手点拨

1.png (25.65 KB, 下载次数: 0)

1.png
作者: uestc2007    时间: 2011-4-14 12:48
没有人会吗？？在画PCB板的时候需要一个接插件，但是多个FIFO却不能共用。。老是会报错
作者: jacklee_47pn    时间: 2011-4-14 13:37
本帖最后由 jacklee_47pn 于 2011-4-14 13:43 编辑
/ r2 b; z+ o8 T- g) Q8 \  S7 l) r; S/ T8 F
應該說是你建立元件庫的 PIN 的屬性, 有依照Datasheet所說的去設定成輸出 , 然而所接連的另一端元件庫的PIN 屬性也是輸出, 所以會顯示錯誤. 如果你認為你的原理圖沒有錯, 就忽略不理會這個錯誤., X( ?  i2 `9 \$ a/ l
另外可以在 DRC 裡面 ERC matrix 裡面可以去設定忽略(不要W 和 E), 在這樣做之後, 如果有真正不該有的output pin 接到 output pin , 是不會被檢查出來.
% N3 x* K; t4 r, v/ G4 u# O
作者: uestc2007    时间: 2011-4-14 13:48
回复 jacklee_47pn 的帖子
5 v4 j: _4 @5 B  U
* s, _' A9 G' C# k不是那个问题！是多个FIFO芯片共用总线，应为几个FIFO有片选信号，我就直接把他们的输出端连在一起了，但是却老是报错，应该不用三态缓冲门的啊！
作者: jacklee_47pn    时间: 2011-4-14 13:55
"几个FIFO有片选信号，我就直接把他们的输出端连在一起了"  ==>  [片选信号]的 PIN TYPE 是甚麼?
作者: uestc2007    时间: 2011-4-14 14:29
回复 jacklee_47pn 的帖子0 ]7 V. d9 p0 Y1 T; l; {

+ F, C4 P& o; H0 m我使用时钟控制读写顺序的# g! J) x8 E3 J+ Y
作者: jacklee_47pn    时间: 2011-4-14 17:24
我大概知道你的原理圖的構想,  可是 ORCAD 軟件他是死的, 不會分時多工, 不知道你是用的時鐘去控制讀寫的順序, ORCAD 裡面的 DRC 只看這個 PIN 你的設定是甚麼? 如果原理圖上有二個PIN(或以上)都是設定成 OUTPUT type 它的檢查結果就會告訴你錯誤, 並不代表仿真上或是實際電路會出錯./ \( w: r$ o$ c& R6 E

1 }# D* m3 V3 i1 f所以之前我一直強調再問你的原理圖上的器件的 PIN 設定是麼? 原因就是這樣.- P  a8 U- z- q
作者: uestc2007    时间: 2011-4-14 19:39
回复 jacklee_47pn 的帖子
' Q0 {0 S- j: Z9 u, a% L' F( H3 {% m1 F2 O& [3 r" s& s0 a0 ~
那那些错误就不管他了吗？？？还是要怎么改

1.png (15.6 KB, 下载次数: 0)

1.png
作者: antoni2011    时间: 2011-4-15 18:30
只要PIN TYPE 与 off-page type,port type一至就行拉.output-output,input---input这样对应就行了.



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2