EDA365电子工程师网
标题:
请问DDR2时钟线长度约束
[打印本页]
作者:
congbupt
时间:
2011-4-11 10:44
标题:
请问DDR2时钟线长度约束
& U4 M: ` C$ {% R6 \3 W7 o5 X
我做了一个板子,两片DDR,从CPU引出一路CLK,使用了一个时钟缓冲器分成两路送到两片DDR,这样的话时钟的长度怎么算啊,与DDR的数据线怎么匹配长度? 是看 缓冲器到DDR的长度 还是 CPU到缓冲器加上缓冲器到DDR的长度和?
7 } {5 M6 }' H! V
如果没有缓冲器,为了建立时间保持时间,CLK长度比数据线长度稍长还是稍短?
7 ]- T* t+ E1 z* C
多谢各位做过的来讨论一下啊.
" y, f9 ]8 U; Y( a* J7 [- _( Y( I3 m
作者:
xiaoyong_21
时间:
2011-4-11 12:44
缓冲器前后的长度加上缓冲器的延迟，数据要长用来保证建立时间用
作者:
cccccc32
时间:
2011-4-11 13:58
缓冲器前后的长度加上缓冲器的延迟---对的。
' \# }4 e: {4 o) ~/ ^0 W7 c9 b" k
时钟线要比数据线短；
( Z0 R e- g! r
作者:
congbupt
时间:
2011-4-11 15:53
回复
xiaoyong_21
的帖子
$ o3 ?% L k# y6 N6 u2 v; r. G
1 o6 p8 A' B4 ~) L6 M4 h
你好,这个具体的数值是怎么确定啊? 缓冲器的延迟怎么定?如何转换为走线长度?
" P+ b0 ~7 d: S+ d/ C
数据线比时钟线长多少啊?
, G$ ~3 h/ ]7 r7 M6 Q
作者:
congbupt
时间:
2011-4-11 15:54
回复
xiaoyong_21
的帖子
/ f* e4 d! t ^0 _% i9 M, e
2 V- M9 Z6 u9 n% e5 H6 z
你好,这些数值如何确定啊?
作者:
mypostwww
时间:
2011-4-11 21:11
回复
congbupt
的帖子
0 g- K ~' N! t! C: W1 a/ w( f; Q: Z" s
6 Z1 Y4 {6 t! O! x
我也在ddr2
; N8 S' c% y* J% n
你的主控芯片是什么？
1 j$ J: \% J8 r+ P
我的是ti 6446
* M4 Z. o% [+ l3 W
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2