EDA365电子工程师网

标题: captuer cis DCR报错,求解. [打印本页]

作者: antoni2011    时间: 2011-3-31 09:56
标题: captuer cis DCR报错,求解.
本帖最后由 antoni2011 于 2011-3-31 10:54 编辑   x, x  {0 T" X9 j7 J7 i; }' N

6 s( _! M, H9 e9 J8 S# B( PChecking Electrical Rules
; U* e% o* c3 @' _, n6 f0 a' T& OPossible pin type conflict U1,A6 Output Connected to Bidirectional Port3 @# h  M1 u1 w9 D( r
提示这个错误 是我画总线的时候出现的.我总线连接线的net alias name不对?还是什么别的错误?
  C. `6 f1 f: g8 ^请教了.
作者: antoni2011    时间: 2011-3-31 11:02
没人知道吗?在线等..TKS
作者: jacklee_47pn    时间: 2011-3-31 15:15
應該說是你建立元件庫的 PIN 的屬性, 有依照Datasheet所說的去設定雙向輸出 (尤其是MCU) , 當雙向的 PIN 接到一個只有輸出PIN (例如 GIPO PIN 接到一個輸出PIN ), OrCAD DRC 會顯示警告.& l4 Q/ H& m# o  Q7 S
( s4 ?" E! p9 S: \6 r
這警告其實可以在 DRC 裡面 ERC matrix 去設定忽略(不要W 和 E), 要不然就忽略不管這個警告.
作者: jacklee_47pn    时间: 2011-3-31 15:17
補充 DRC Matrix 圖片.

DRC.jpg (99.04 KB, 下载次数: 3)

DRC.jpg

作者: antoni2011    时间: 2011-3-31 16:57
多谢,jacklee_47pn 的答复!; X" t( y& _" Q
那这样我是否是把总线的 PORT OR OFF-PAGE 设置为 passitive可以避免这个错误吗?  c: s7 @- t5 b/ Z; W

作者: jacklee_47pn    时间: 2011-3-31 20:24
其實這要整體性的考慮, 不是只有單純修改 PORT 就可以解決, 另外也要注意元件的 Pin (properties). 只要一個環節有問題, DRC 都會出現線警告.& f$ \9 T* _5 \9 B0 M$ `

- P: Y: E; y( C5 g: M通常有許多人, 會將 PORT 或是元件庫裡面所有的 PIN 都設 passitive , 這樣就永遠不會出現這個警告, 但是相對的不會真實的檢查出真正的接錯(例如:兩個PIN都是 input 沒有 output).$ K4 W6 }2 c. _4 ]7 D) k
2 N( v; b: s. a/ a( ]: z) w) B
印象中 OFF-PAGE 沒有 input/output/passsitive 這個的 property 可以選擇.
作者: antoni2011    时间: 2011-4-1 09:32
问题已解决.TKS./ S; Q1 m/ _: V' ?
另一个问题了: 在画地址线的时候,连BUS busentry时,place wire时候,接到IC 一端的时候会有2个重复的junction(点不掉).而且在拉动wire连接时出现惊叹号.IC的pin property跟总线port属性已设置好.
作者: jacklee_47pn    时间: 2011-4-1 10:36
本帖最后由 jacklee_47pn 于 2011-4-1 10:36 编辑
+ O. o8 ^# e- c! I- E. C. n1 ~- E4 @3 R+ q4 L* t
沒遇過這個問題, 上傳文件請大家幫忙吧.
作者: antoni2011    时间: 2011-4-1 21:41
问题如图。求帮助了。TKS
作者: antoni2011    时间: 2011-4-2 17:23
此问题没有人进来给指点下吗?
作者: antoni2011    时间: 2011-4-3 14:08
问题没解了吗?
作者: ofst    时间: 2011-11-15 12:17
是否只要元器件封装对应时就可以忽略?




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2