EDA365电子工程师网

标题: 为什么等长设置中 规则中不显示 relative delay [打印本页]

---

作者: wangjunchao401    时间: 2011-3-14 13:19
标题: 为什么等长设置中 规则中不显示 relative delay
最近小弟遇到一个问题，就是我在设置DDR 地址线相对等长的时候，在约束管理器中，relative delay没有显示，只是以黄色区域显示。截个图看看：

22.GIF (46.35 KB, 下载次数: 4)

下载附件  保存到相册

2011-3-14 13:19 上传

---

作者: wangjunchao401    时间: 2011-3-14 13:20
在画完地址线的时候，应该显示一些相对延时的值的大小的啊

---

作者: wangjunchao401    时间: 2011-3-14 13:26
又截个图大家看看啊

22.GIF (59.87 KB, 下载次数: 3)

下载附件  保存到相册

2011-3-14 13:25 上传

---

作者: wangjunchao401    时间: 2011-3-14 13:27
应该看得很清楚了，黄色的部分是我已经布号的地址线，但是没有显示其值，所以很难看到

---

作者: yuxide    时间: 2011-3-14 13:33
看看

2 h: p1 v( \, O, ]

---

作者: dsws    时间: 2011-3-14 17:28

- W* Y0 K8 @% A: P4 T$ M$ G关掉约束管理器，进行下database check 试试！应该是这样的！

规则1.png (40.41 KB, 下载次数: 6)

下载附件  保存到相册

2011-3-14 17:28 上传

---

作者: wangjunchao401    时间: 2011-3-14 18:35
谢谢楼上的好心
! ]/ o( U( f  ]+ @% p. z

---

作者: evenz    时间: 2011-6-15 17:01
学习了，，，

---

作者: rasytc    时间: 2012-8-4 16:21
学习了，原理如此

---

作者: sinsai    时间: 2012-8-4 16:41
学习了，谢谢！

---

作者: procomm1722    时间: 2012-8-5 23:30
應該不是DB check 的問題.
! k9 c% G' l/ u9 A6 S0 |; X應該是 CM 裡面的 Analysis Mode 裡面的總開關是否有打開?
8 Y4 f6 }' X8 g1 |0 |如果是設定為OFF , 系統當然不檢查.

---

作者: sunxiyan    时间: 2012-10-15 16:20
谢谢了。

---

作者: zhangjunxuan21    时间: 2012-10-15 16:37
也有可能是你用的是230或620之类的 让你显示的是黄色的

---

作者: kepo013    时间: 2015-1-12 14:24
我也是这个问题，同问

---

作者: 木忧    时间: 2015-1-12 16:31
学习了，谢谢……

---

作者: zhongyiacui    时间: 2015-1-14 11:34
1、一种情况是线没有连通（不过按照你的说法可以排除）
2、第二种是total etch length没有打开
基本没有其他可能

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2