EDA365电子工程师网

标题: 手机问题请教 [打印本页]
作者: 思齐    时间: 2011-2-12 22:24
标题: 手机问题请教
1、如果6223CPU只有最外圈的走表层，其它都是打孔，其中VIA 1-2的用的是0.1/0.3MM
% O' z% z$ {& v1 J# I- M第2层在CPU内部的走线宽度、间距应该设多少？
1 `. Z5 R5 \( |: D: ~( V& q' c从网上下载的PCB文件及MTK的参考都是外两圈走TOP层，但我们公司的板子都是最外圈的才走表层的；
! R) i% O" b& s7 x6 `% H1 j而研发给我们的文件是只能看，不能编辑的，也看不到线宽、规则什么的，所以不知道是怎么设
; ~$ L7 v8 J$ ]" O: ?4 K8 B4 g1 n* R, C- v2 ]
2、需要保护的线如26M、IQ、AUDIO等，包地一般在什么时候包？+ ~) B6 X' W/ E" R* h( H+ A: K
A）走好这些线后就包地，这样的话，如果要调整就比较麻烦；
$ O3 F) `. q& p" sB）需保护的线做好颜色标记，走线时留出包地的空间；
; f: m' j. R1 T& d/ `- X; r% @C）全部布好后包，用推挤出来的空间走地线；+ g* U8 ~( m! E0 ~5 {6 s9 |
一般是怎么在操作？
) \) D$ A1 |; R
作者: jacklee_47pn    时间: 2011-2-13 18:53
本帖最后由 jacklee_47pn 于 2011-2-13 20:37 编辑 ( C7 d9 P6 i! c/ L3 I

: f* b3 L1 z- g/ ]+ G& ?可以到 [廣場] => [三區] 裡面的 [EDA365作品展]  有一些MTK現成發展板的 PCB 文件可以參考. (可以用PADS打開看走线宽度、间距和其他走线規則)
* s; {; b  D- S. k# ~9 T舉例:
2 @+ B' _  s* \( D% c4 Q/ {9 khttp://www.eda365.net:6080/forum ... 6orderby%3Ddateline       .這個是 6225 PCB 和原理圖0 D0 G; c+ r* A+ Q
http://www.eda365.net:6080/forum.php?mod=viewthread&tid=29679&extra=page%3D1%26orderby%3Ddateline, Z, o$ a+ |1 ~$ k$ s2 p4 r
/ e4 I( r  D) t- _
# g9 A) d0 m) J" `$ s  A
作者: 思齐    时间: 2011-2-13 21:13
这些文件我都有，谢谢了，我要的是过程
作者: jacklee_47pn    时间: 2011-2-14 09:39
我個人習慣是先走好重要的線後就包地，這樣的調整雖然會比較麻煩，但是這樣不會忘記或遺漏，而且這些線的優先等級本來就比較高，而且這些線是越短越好。當重要的線後固定後，要再次修改的機會很少，最多只要稍微推擠一下即可。
作者: dallacsu    时间: 2011-2-14 10:12
楼上正解! \1 K* m7 }, E3 [8 T5 `9 L
作者: zhweit1989    时间: 2011-2-14 12:59
需保护线用A和B两种方法。A方法给走线带来一定的麻烦，但让你在后继工作的包地处理轻松很。B方法如果对自己走线规划有信心那么选择B。C方法建议不使用，因为这样做会使包地处理很累。
作者: zhweit1989    时间: 2011-2-14 13:08
23C，外围第二圈选择从表层出线，到BB外后再过孔，" O" S& I  A% x2 T6 `
。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0•25MM，打偏孔制做。
作者: zhweit1989    时间: 2011-2-14 13:17
23C，外围第二圈选择从表层出线，到BB外后再过孔，
  g5 n2 `+ w& H。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0•25MM，打偏孔制做。线宽、线与过孔局部3mils，线宽、间距找PCB板厂确认。这样做后面的规则检查很麻烦，还有推挤走线也有问题。
7 s- |; ]4 Z# }+ c0 [
作者: zhweit1989    时间: 2011-2-14 13:17
23C，外围第二圈选择从表层出线，到BB外后再过孔，, e$ v; J! A( L$ o6 _+ l% f1 B
。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0•25MM，打偏孔制做。线宽、线与过孔局部3mils，线宽、间距找PCB板厂确认。这样做后面的规则检查很麻烦，还有推挤走线也有问题。$ w- u, r6 d4 l$ x5 c0 P2 t6 q
作者: zhweit1989    时间: 2011-2-14 13:18
23C，外围第二圈选择从表层出线，到BB外后再过孔，
9 S4 i# ]) F9 w/ V: D( Z。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0•25MM，打偏孔制做。线宽、线与过孔局部3mils，线宽、间距找PCB板厂确认。这样做后面的规则检查很麻烦，还有推挤走线也有问题。+ b$ j8 e! E0 x" |5 ]
作者: 思齐    时间: 2011-2-14 21:33
谢谢大家，明白了' {1 J2 T1 h. M+ \6 ]% ^
网上下载的都是外两圈走表层，不知道我们公司的板子为什么要这样
/ Y) B8 w8 @1 n7 Y( I! I3 [. X" E! Q* N而且VIA 1-2的用的是0.1/0.3MM，也没有打偏孔处理1 d* q, u2 o/ V- K
网上下载的PCB有些偏孔，有些没有，可能各公司规定不同
作者: jimmy    时间: 2011-2-15 09:26
外两圈走表层,那第二圈就只能用3mil线宽和3mil的间距.
* y- I, R0 v% }+ M9 F: b
; l) O- Z3 \" e& |, i你们公司之所以第二圈不让走表层,是不想用3mil的线宽和间距,3mil的加工难度要比4mil的大,费用也会相应增加.. t0 e& R) S& @8 X# d1 V2 Y
& b+ k& Z1 ~' h
尽量不打偏孔,有时不得已打偏孔是为了有空间出线.为折衷处理
作者: 思齐    时间: 2011-2-15 18:38
jimmy 发表于 2011-2-15 09:26 6 s' \7 E/ G8 z+ o! P; [
外两圈走表层,那第二圈就只能用3mil线宽和3mil的间距.# L! M( ]) W$ r9 j8 ^
# G" g( k$ m; O$ }5 G( [
你们公司之所以第二圈不让走表层,是不想用3mil的线 ...
. S6 h$ T9 o+ k' ^( N, _: Z& ^
好像不对啊，CPU的焊盘0.27，打孔的话用的是0.1/0.3，比表层的还要大啊% B1 ~7 d1 T! u. N
线宽和间距不还要小吗？
* K3 x' i* q5 v# J- ~$ \
作者: rjc    时间: 2011-2-18 15:38
MARK
作者: jimmy    时间: 2011-2-18 15:55
CPU就用0.1/0.25的



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2