EDA365电子工程师网

标题: 手机问题请教 [打印本页]
作者: 思齐    时间: 2011-2-12 22:24
标题: 手机问题请教
1、如果6223CPU只有最外圈的走表层，其它都是打孔，其中VIA 1-2的用的是0.1/0.3MM
  _1 D8 Y3 R2 t# X0 S& E第2层在CPU内部的走线宽度、间距应该设多少？
( c+ x! j* p  P2 \& f从网上下载的PCB文件及MTK的参考都是外两圈走TOP层，但我们公司的板子都是最外圈的才走表层的；
1 X3 X. d* p: e而研发给我们的文件是只能看，不能编辑的，也看不到线宽、规则什么的，所以不知道是怎么设
5 o/ R1 s' d8 _( N. V- k- k* r& q, a) K9 p( `& x- H1 N5 j. G
2、需要保护的线如26M、IQ、AUDIO等，包地一般在什么时候包？
8 D" t0 n$ M; N1 H7 P7 TA）走好这些线后就包地，这样的话，如果要调整就比较麻烦；
( a4 E& }3 V; o. K6 n: aB）需保护的线做好颜色标记，走线时留出包地的空间；
3 \$ P- R# f  X- t8 q0 v4 AC）全部布好后包，用推挤出来的空间走地线；
* \5 |9 C) x: |  ~! [一般是怎么在操作？2 e! T5 D4 ~4 L2 g3 K. i
作者: jacklee_47pn    时间: 2011-2-13 18:53
本帖最后由 jacklee_47pn 于 2011-2-13 20:37 编辑
# S9 k2 U  x4 H% b
0 x/ B6 y) ?/ y% P4 Q可以到 [廣場] => [三區] 裡面的 [EDA365作品展]  有一些MTK現成發展板的 PCB 文件可以參考. (可以用PADS打開看走线宽度、间距和其他走线規則)) ^+ r- F7 d) \$ W- Y* V
舉例:# K9 z9 F0 p# i* c; L
http://www.eda365.net:6080/forum ... 6orderby%3Ddateline       .這個是 6225 PCB 和原理圖
* n; q, ~) H6 [$ A; y1 K2 }http://www.eda365.net:6080/forum.php?mod=viewthread&tid=29679&extra=page%3D1%26orderby%3Ddateline
& t$ x+ h8 L! b/ U* [& L# x/ M# t7 M
6 A. y' D7 [8 F3 C! A* Y
" D, w0 B* C- ^- X7 d
作者: 思齐    时间: 2011-2-13 21:13
这些文件我都有，谢谢了，我要的是过程
作者: jacklee_47pn    时间: 2011-2-14 09:39
我個人習慣是先走好重要的線後就包地，這樣的調整雖然會比較麻煩，但是這樣不會忘記或遺漏，而且這些線的優先等級本來就比較高，而且這些線是越短越好。當重要的線後固定後，要再次修改的機會很少，最多只要稍微推擠一下即可。
作者: dallacsu    时间: 2011-2-14 10:12
楼上正解
5 {0 @3 o, ^. h* P. O
作者: zhweit1989    时间: 2011-2-14 12:59
需保护线用A和B两种方法。A方法给走线带来一定的麻烦，但让你在后继工作的包地处理轻松很。B方法如果对自己走线规划有信心那么选择B。C方法建议不使用，因为这样做会使包地处理很累。
作者: zhweit1989    时间: 2011-2-14 13:08
23C，外围第二圈选择从表层出线，到BB外后再过孔，4 k% u, @' L1 }0 B
。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0•25MM，打偏孔制做。
作者: zhweit1989    时间: 2011-2-14 13:17
23C，外围第二圈选择从表层出线，到BB外后再过孔，7 T6 ?: i: v$ o* m) {
。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0•25MM，打偏孔制做。线宽、线与过孔局部3mils，线宽、间距找PCB板厂确认。这样做后面的规则检查很麻烦，还有推挤走线也有问题。
/ p* `- X' x: V+ v- J
作者: zhweit1989    时间: 2011-2-14 13:17
23C，外围第二圈选择从表层出线，到BB外后再过孔，
! \2 R- {3 E, o。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0•25MM，打偏孔制做。线宽、线与过孔局部3mils，线宽、间距找PCB板厂确认。这样做后面的规则检查很麻烦，还有推挤走线也有问题。
  r1 t) ~$ {* k3 W, p5 \; l
作者: zhweit1989    时间: 2011-2-14 13:18
23C，外围第二圈选择从表层出线，到BB外后再过孔，
6 u: V& z4 i5 e' M$ h' i。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0•25MM，打偏孔制做。线宽、线与过孔局部3mils，线宽、间距找PCB板厂确认。这样做后面的规则检查很麻烦，还有推挤走线也有问题。
* a2 D7 P3 O( p) Q2 j9 e1 p
作者: 思齐    时间: 2011-2-14 21:33
谢谢大家，明白了
9 H# n: z5 d: X7 l* x3 g8 v网上下载的都是外两圈走表层，不知道我们公司的板子为什么要这样, T9 }* [( \  B
而且VIA 1-2的用的是0.1/0.3MM，也没有打偏孔处理/ u7 f  N" ?. E: [0 {1 n2 G2 W
网上下载的PCB有些偏孔，有些没有，可能各公司规定不同
作者: jimmy    时间: 2011-2-15 09:26
外两圈走表层,那第二圈就只能用3mil线宽和3mil的间距.. N& _( U8 d  S+ z5 [
% q. i# K# N2 V& i  v7 A' \5 `
你们公司之所以第二圈不让走表层,是不想用3mil的线宽和间距,3mil的加工难度要比4mil的大,费用也会相应增加.
7 |. q+ L3 [' }+ }  n
! `+ S: v3 a5 s% g7 b+ _9 _尽量不打偏孔,有时不得已打偏孔是为了有空间出线.为折衷处理
作者: 思齐    时间: 2011-2-15 18:38
jimmy 发表于 2011-2-15 09:26
; ?  Z) j$ s. `  f0 Z5 _; h+ _外两圈走表层,那第二圈就只能用3mil线宽和3mil的间距./ q" x+ `+ ~2 U
/ ]' d" {$ @$ G- |6 D5 E4 ]" H
你们公司之所以第二圈不让走表层,是不想用3mil的线 ...
! c4 k3 ?+ u0 p/ J
好像不对啊，CPU的焊盘0.27，打孔的话用的是0.1/0.3，比表层的还要大啊& G$ C5 j, @' h3 O) g& A* i& O" `
线宽和间距不还要小吗？
( \/ t" |$ X: q; ]( K3 X
作者: rjc    时间: 2011-2-18 15:38
MARK
作者: jimmy    时间: 2011-2-18 15:55
CPU就用0.1/0.25的



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2